| 发明名称 | 具有到衬底的互连的集成电路及其方法 | ||
| 摘要 | 具有到衬底的互连的集成电路及其方法，其中通过注入栅极介质(46)的选定部分(35)内使栅极介质(46)的选择部分(35)导电而制成源/漏(20)和栅极(26)之间的接触(32)。栅极材料位于整个集成电路(10)上的一个层内。确定栅极(26)要连接到源/漏(20)的区域(32)并且在那些确定的位置(35)处对栅极介质(46)注入使它导电。形成源/漏(20)使得它们在导电的栅极介质(35)的那些区域下面延伸，由此在这些位置处注入后的栅极介质(35)使栅极(26)与源/漏(20)短接。这节约了集成电路(10)上的面积，降低了对互连层的需求，并且避免了与在露出的硅衬底上淀积和蚀刻多晶硅有关的栅极问题。 | ||
| 申请公布号 | CN1592951A | 申请公布日期 | 2005.03.09 |
| 申请号 | CN02823128.7 | 申请日期 | 2002.09.27 |
| 申请人 | 自由度半导体公司 | 发明人 | 道格拉斯·M·雷伯 |
| 分类号 | H01L21/285;H01L21/768 | 主分类号 | H01L21/285 |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王永刚 |
| 主权项 | 1.一种形成电接触的方法，包括：提供半导体衬底；在半导体衬底上形成介质层；在介质层上形成导电层；将第一物质注入到介质层的第一部分内以形成导电掺杂的介质；图案化介质层以形成图案化的介质层，其中图案化的介质层包括导电掺杂的介质；以及图案化导电层以形成图案化的导电层，其中部分图案化的导电层电接触导电掺杂的介质。 | ||
| 地址 | 美国得克萨斯 | ||