发明名称 | 数据处理系统和非易失性存储器 | ||
摘要 | 本发明公开了一种半导体集成电路,对于非易失性存储器单元执行擦除而不引起中途耗尽。用于通过电擦除和写入反向地和可变地控制非易失性存储器单元的阈值电压的控制电路,该控制电路控制在擦除操作中对指定为一个单元的多个非易失性存储器单元执行擦除的擦除过程,对超过耗尽电平之前的预写回电平的非易失性存储器单元执行写入的第一写入过程,和在第一写入过程之后对超过写回电平的非易失性存储器单元执行写入的第二写入过程。由于通过对于可能超过擦除过程中的耗尽电平的非易失性存储器单元连续地执行第一写入过程,抑制了耗尽的发生,因此可以对非易失性存储器单元执行擦除,而不引起中途耗尽。 | ||
申请公布号 | CN1591687A | 申请公布日期 | 2005.03.09 |
申请号 | CN200410070936.8 | 申请日期 | 2004.07.16 |
申请人 | 株式会社瑞萨科技 | 发明人 | 松原谦;高濑贤顺;藤泽友之 |
分类号 | G11C16/02 | 主分类号 | G11C16/02 |
代理机构 | 北京市金杜律师事务所 | 代理人 | 王茂华 |
主权项 | 1.一种半导体集成电路,包括:非易失性存储器单元,每个所述非易失性存储器单元具有通过电擦除和写入可以反向地改变的阈值电压;以及用于控制所述非易失性存储器单元的阈值电压的改变的控制电路,其中所述控制电路控制在擦除操作中对指定为一个单元的多个非易失性存储器单元执行同步擦除的擦除过程,当擦除方向的阈值电压分布的极限超过所述擦除方向的过擦除极限之前的第一电平时,对指定为所述一个单元的所述非易失性存储器单元的规定单元执行写入的第一写入过程,以及在所述第一写入过程完成之后,当所述擦除方向的所述阈值电压分布的极限超过所述擦除方向的所述过擦除极限之前的第二电平时,对指定为所述一个单元的所述非易失性存储器单元的规定单元执行写入的第二写入过程。 | ||
地址 | 日本东京都 |