Halbleiterspeicherschaltung und zugehöriger Halbleiterspeicherbaustein

摘要

Die Erfindung bezieht sich auf eine Halbleiterspeicherschaltung mit einem Verzögerungsregelkreis (211), der eine Verzerrung oder einen Versatz eines Eingabetaktsignals (ECLK) kompensiert und ein Ausgabetaktsignal (DCLK) erzeugt, und einer Ausgabeeinheit (231), die in der Halbleiterspeicherschaltung (201) gespeicherte Daten puffert und die Daten aus selbiger ausgibt, sowie auf einen zugehörigen Halbleiterspeicherbaustein. DOLLAR A Erfindungsgemäß ist eine Ausgabesteuereinheit (241) vorgesehen, welche die Ausgabeeinheit (231) deaktiviert, während der Verzögerungsregelkreis (211) einen Synchronisiervorgang mit dem Eingabetaktsignal (ECLK) ausführt. DOLLAR A Verwendung z. B. für Halbleiterspeicherbausteine vom DDR-SDRAM-Typ.