| 摘要 |
本发明之非挥发性半导体记忆装置包含记忆体阵列(101)，其系在半导体基板上，于列方向及行方向分别排列多数连接利用电应力引起之电阻变化而记忆资讯之可变电阻元件之一方端与选择电晶体之汲极所形成之记忆胞者；电压开关电路(110)，其系切换施加至连接于记忆胞之源极线与位元线之写入电压、拭除电压及读出电压者；及脉冲电压施加电路(108)。前述脉冲电压施加电路(108)系在对连接于记忆体阵列(101)内之写入或拭除对象之记忆胞之位元线与源极线，经由电压开关电路(110)施加对应于位元线与源极线各线之写入电压或拭除电压之状态下，将写入用或拭除用之电压脉冲施加至连接于该记忆胞之选择电晶体之闸极所连接之字元线。 |
