降低集成电路制程的对准准确度要求的方法

摘要

本发明是关于一种降低集成电路制程的对准准确度要求的方法。该方法是在基底上形成一层罩幕层，并将该罩幕层形成数个第一开口，接着，再在第一开口中填入一缓冲层。其后，在基底上形成一光阻层，再将光阻层图案化，以形成一个与该些第一开口之一对应并且裸露出部分缓冲层的第二开口。其后，以等向性蚀刻法将第二开口所裸露的缓冲层去除，并使得与第二开口对应的第一开口的侧壁裸露出来。之后，去除光阻层，使嵌有缓冲层且具有开口图案的罩幕层裸露出来，以作为后续制程的硬罩幕。本发明可以降低集成电路制程的对准准确度要求，从而可以大幅增加制程的裕度，从而更加适于实用。

主权项

1、一种降低集成电路制程的对准准确度要求的方法，其特征在于该方法包括以下步骤：提供一基底；在该基底上形成一第一罩幕层，该第一罩幕层具有复数个第一开口与至少一第二开口；在该些第一开口与该第二开口中填入一缓冲层；在该基底上形成一第二罩幕层；图案化该第二罩幕层，以形成至少一第三开口，该第三开口至少裸露出该第二开口中的部分该缓冲层；以等向性蚀刻法去除该第二开口中的该缓冲层；以及去除该第二罩幕层，以使该第一罩幕层裸露出来，该第一罩幕层中的该第一开口中是填着该缓冲层，而该第二开口则未填入该缓冲层。