发明名称 |
半导体存储装置及其制造方法 |
摘要 |
本发明提供具有可以减少配置在邻近单元中的第1导电层间的浮置电容,确保在同一单元内的第1导电层和第2导电层间的耦合电容值的半导体存储装置及其制造方法。备有平行地沿列方向行进,对突出部的顶部的角部进行倒角的元件分离绝缘膜7、由元件分离绝缘膜7分离,上部端面比元件分离绝缘膜7的上部端面低的第1导电层3、由相对介电常数εr比元件分离绝缘膜7大的绝缘膜构成,从第1导电层3的上部端面到元件分离绝缘膜7的上部端面连续地形成,并且共用于邻接的存储单元部件的导电层间绝缘膜9、和配置在导电层间绝缘膜9上,共用于邻接的存储单元部件的第2导电层10。 |
申请公布号 |
CN1577861A |
申请公布日期 |
2005.02.09 |
申请号 |
CN200410062121.5 |
申请日期 |
2004.07.02 |
申请人 |
株式会社东芝 |
发明人 |
山下宽树;小泽良夫;佐藤敦祥 |
分类号 |
H01L27/10;H01L27/115;H01L21/8239 |
主分类号 |
H01L27/10 |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
王永刚 |
主权项 |
1.一种半导体存储装置,在列方向和行方向上阵列状地配置多个存储单元晶体管而形成存储单元阵列,上述存储单元阵列具备:在与上述行方向邻接的存储单元晶体管之间、在上述列方向上延伸的元件分离绝缘膜;在上述行方向上由上述元件分离绝缘膜相互分离的第1导电层,该第1导电层的上部端面比上述元件分离绝缘膜的上部端面的最高部分的位置低且该第1导电层构成上述存储单元晶体管的一部分;由相对介电常数比上述元件分离绝缘膜的相对介电常数大的绝缘膜构成的导电层间绝缘膜,该导电层间绝缘膜从上述第1导电层的上部端面到上述元件分离绝缘膜的上部端面连续地形成且共用于在上述行方向上邻接的存储单元晶体管;和配置在上述导电层间绝缘膜上且共用于在上述行方向上邻接的存储单元晶体管的第2导电层,其中,对沿上述行方向的切断面中的上述元件分离绝缘膜的上部端面的两侧进行了倒角。 |
地址 |
日本东京都 |