| 发明名称 | 有沟槽隔离的半导体装置 | ||
| 摘要 | 本发明的有沟槽隔离的半导体装置中设有：在半导体衬底(1)的表面上形成的沟(2)，以及填埋于该沟(2)内且整个上面位于半导体衬底(1)的表面上方的埋入绝缘层(3)。埋入绝缘层(3)的从半导体衬底(1)的表面突出的部分有在半导体衬底(1)的主表面上从沟(2)的正上方区域向外侧凸出的外伸部，该外伸部具有至少层叠两层绝缘层(3b2、3c)的结构。从而实现能够抑制逆向窄沟道效应，且能得到高可靠性的栅绝缘层的有沟槽隔离的半导体装置。 | ||
| 申请公布号 | CN1574276A | 申请公布日期 | 2005.02.02 |
| 申请号 | CN200410042296.X | 申请日期 | 2004.04.29 |
| 申请人 | 株式会社瑞萨科技 | 发明人 | 杉原刚 |
| 分类号 | H01L21/76;H01L21/762;H01L27/105;H01L29/78 | 主分类号 | H01L21/76 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 杨凯;叶恺东 |
| 主权项 | 1.一种设有用以将半导体元件与其它半导体元件电隔离的沟槽隔离的半导体装置，其中设有：在主表面上有用于所述沟槽隔离的沟(2)的半导体衬底(1)，以及填埋所述沟(2)内，且整个上面位于所述半导体衬底(1)的主表面上方的埋入绝缘层(3)；所述埋入绝缘层(3)的从所述半导体衬底(1)的主表面突出的部分有在所述半导体衬底(1)的主表面上从所述沟(2)的正上方区域向外侧凸出的外伸部(3b2、3c)；所述外伸部(3b2、3c)具有至少层叠两层绝缘层的结构。 | ||
| 地址 | 日本东京都 | ||