| 主权项 |
1.一种半导体装置,依序包括: 一第一层线路层,形成于其间夹置有一绝缘膜之半 导体基材上, 一中间层绝缘膜及一第二层线路层,形成于该第一 层线路层上, 其中该中间层绝缘膜由第一层线路层侧面开始系 包括第一层二氧化矽薄膜,该薄膜中具有一压缩应 力,一氮化矽薄膜,该薄膜中具有一压缩应力,一第 二层二氧化矽薄膜,该薄膜中具有拉伸应力,及一 第三层二氧化矽薄膜,该薄膜中具有一压缩应力。 2.如申请专利范围第1项之半导体装置,其中该第一 层二氧化矽薄膜系具有厚度80毫微米至200毫微米, 薄膜内之压缩应力为0.24E4 dyn/cm至1E4 dyn/cm。 3.如申请专利范围第1项之半导体装置,其中该氮化 矽薄膜具有厚度100毫微米至200毫微米,薄膜内之压 缩应力为1E4 dyn/cm至4E4 dyn/cm。 4.如申请专利范围第1项之半导体装置,其中该第二 层二氧化矽薄膜具有厚度1000毫微米至1800毫微米, 薄膜内之拉伸应力为1E5 dyn/cm至3.4E5 dyn/cm。 5.如申请专利范围第1项之半导体装置,其中该第三 层二氧化矽薄膜具有厚度200毫微米至300毫微米,薄 膜内之压缩应力为0.6E4 dyn/cm至2E4 dyn/cm。 6.一种制造半导体装置之方法,包括以下步骤: 在一半导体基材上形成一第一层线路层,其间夹置 有一绝缘膜, 该第一层线路层上依序形成一第一层二氧化矽薄 膜--该薄膜具有压缩应力,及一氮化矽薄膜--该薄 膜内具有一压缩应力, 于该氮化矽薄膜上形成一第二层二氧化矽薄膜,该 薄膜内具有拉伸应力, 于该第二层二氧化矽薄膜上形成一第三层二氧化 矽薄膜,该薄膜内具有一压缩应力,及 于该第三层二氧化矽薄膜上形成一第二层线路层 。 7.如申请专利范围第6项之制造方法,其中该第二层 二氧化矽薄膜系藉电浆化学蒸汽沉积CVD方法使用 TEOS及臭氧作为材料而形成。 8.如申请专利范围第6项之制造方法,其中该第一层 线路层及第二层线路层系使用铝或其合金制得,而 该第三层二氧化矽薄膜及该氮化矽薄膜系藉电浆 化学蒸汽沉积CVD方法形成。 图式简单说明: 图1(a)至1(d)系为本发明半导体装置制造方法之示 意剖面图; 图2(a)及2(b)系为说明习用半导体装置之问题的示 意剖面图。 |
