发明名称 | 多重金属层内连线结构 | ||
摘要 | 一种多重金属层内连线结构,设置于一具有电路的半导体基底上,该结构包括:一介电层,沉积于该半导体基底之上;第一金属线层与第二金属线层,分别镶嵌于介电层中,其中第一金属线层以一距离d,平行于第二金属线层;多个第一插塞,设置于介电层中,与该第一金属线层连接,与该半导体基底的电路构成电性连接;多第二插塞,设置于该介电层中与该第二金属线层连接,与该半导体基底的电路构成电性连接;第三金属线层与第四金属线层位于第一与第二金属线层上方,与第一与第二插塞连接以形成金属双镶嵌结构,其中,第三金属线层相邻于该第四金属线层的一边,大于下方该第一与第二金属线层间1/2d的位置,而第三与四金属线层间仍保持以距离d彼此平行。 | ||
申请公布号 | CN1571152A | 申请公布日期 | 2005.01.26 |
申请号 | CN200410046288.2 | 申请日期 | 2002.03.15 |
申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 陈欣恺;刘原龙;张文;林志丰 |
分类号 | H01L23/52 | 主分类号 | H01L23/52 |
代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 王玉双;高龙鑫 |
主权项 | 1.一种多重金属层内连线结构,设置于一具有电路的半导体基底上,其特征在于,该结构包括:至少一介电层,沉积于该半导体基底之上;一第一金属线层与一第二金属线层,分别镶嵌于该介电层中,其中该第一金属线层以一距离d,平行于该第二金属线层;多个第一插塞,设置于该介电层中与该第一金属线层连接,与该半导体基底的电路构成电性连接;多个第二插塞,设置于该介电层中与该第二金属线层连接,与该半导体基底的电路构成电性连接;以及一第三金属线层与一第四金属线层,位于该第一与第二金属线层上方,与所述的第一与第二插塞间形成金属双镶嵌结构,其中,该第三金属线层相邻于该第四金属线层的一边,大于下方该第一与第二金属线层间1/2d的位置,而该第四金属线层以该距离d,平行于该第三金属线层。 | ||
地址 | 台湾省新竹 |