| 主权项 |
1.一种非挥发性记忆体元件,包括:一半导体基底;一源极区以及一汲极区,形成在该基底中;一杂质区,形成在该源极区以及该汲极之间,其中该杂质区系为一浮置状态;一垂直结构,配置在该源极区以及该杂质区之间的该半导体基底上之一第一区域,且其系以一穿遂层、一电荷捕捉层以及一阻障层依序堆叠于该源极区以及该杂质区之间;一控制闸绝缘层,配置在该源极区以及该杂质区之间,且该控制闸绝缘层系邻接于该垂直结构;一控制闸电极,形成在该垂直结构以及该控制闸绝缘层上;一闸绝缘层,配置在该杂质区以及该汲极区之间的该半导体基底上;以及一闸电极,位于该闸绝缘层上。2.如申请专利范围第1项所述之非挥发性记忆体元件,其中该电荷捕捉层系为非导线性。3.如申请专利范围第1项所述之非挥发性记忆体元件,其中在该第一区域中之该垂直结构系形成于邻接该源极区。4.如申请专利范围第1项所述之非挥发性记忆体元件,更包括一金属矽化物层,形成在该控制闸电极上。5.如申请专利范围第1项所述之非挥发性记忆体元件,其中该控制闸绝缘层比该垂直结构薄。6.如申请专利范围第1项所述之非挥发性记忆体元件,更包括一绝缘层间隙壁,配置在该垂直结构以及该控制闸电极之侧壁之中较靠近该杂质区之一侧壁上。7.如申请专利范围第6项所述之非挥发性记忆体元件,其中该闸电极在该绝缘层间隙壁上具有一侧壁闸极结构。8.一种非挥发性记忆体元件,包括:一半导体基底;一源极区以及一汲极区;一第一杂质区以及一第二杂质区,位于该源极区以及该汲极之间,该第一杂质区系为一浮置状态且邻接于该源极区,该第二杂质区系为浮置状态且邻接于该汲极区;一第一垂直结构,位于该第一杂质区以及该第二杂质区之间,且邻接于该第一杂质区,该第一垂直结构包括依序堆叠的一第一穿遂层、一第一电荷捕捉层以及一第一阻障层;一第二垂直结构,位于该第一杂质区以及该第二杂质区之间,且邻接于该第二杂质区,该第二垂直结构包括依序堆叠的一第二穿遂层、一第二电荷捕捉层以及一第二阻障层;一控制闸绝缘层,配置在该第一垂直结构以及该第二垂直结构之间;一控制闸电极,位于该第一垂直结构、该控制闸绝缘层以及该第二垂直结构上;一第一闸绝缘层,配置在该源极区以及该第一杂质区之间;一第一闸电极,位于该第一闸绝缘层上;一第二闸绝缘层,配置在该第二杂质区以及该汲极区之间;以及一第二闸电极,位于该第二闸绝缘层上。9.如申请专利范围第8项所述之非挥发性记忆体元件,其中该第一电荷捕捉层以及该第二电荷捕捉层系为非导线性。10.如申请专利范围第8项所述之非挥发性记忆体元件,更包括一金属矽化物层,形成在该控制闸电极上。11.如申请专利范围第8项所述之非挥发性记忆体元件,其中该控制闸绝缘层比该第一垂直结构以及该第二垂直结构薄。12.如申请专利范围第8项所述之非挥发性记忆体元件,更包括一第一绝缘层间隙壁,配置在该第一垂直结构以及该控制闸电极之侧壁之中较靠近该第一杂质区之一侧壁上。13.如申请专利范围第12项所述之非挥发性记忆体元件,其中该第一闸电极在该第一绝缘层间隙壁上具有一侧壁闸极结构。14.如申请专利范围第8项所述之非挥发性记忆体元件,更包括一第二绝缘层间隙壁,配置在该第二垂直结构以及该控制闸电极之侧壁之中较靠近该第二杂质区之一侧壁上。15.如申请专利范围第14项所述之非挥发性记忆体元件,其中该第二闸电极在该第二绝缘层间隙壁上具有一侧壁闸极结构。16.一种非挥发性记忆体元件的制造方法,该方法包括:在一半导体基底上依序形成用以形成一穿遂层之一第一绝缘层、用以形成一电荷捕捉层之一非导电性材料层以及用以形成一阻障层之一第二绝缘层;在该第二绝缘层上形成一第一罩幕层图案;利用该第一罩幕层图案作为一蚀刻罩幕,蚀刻该穿遂层、该电荷捕捉层以及该阻障层,以形成一垂直结构;在该蚀刻制程完成之后,移除该第一罩幕层图案;于被该垂直结构暴露的该半导体基底上形成一氧化层,其系用以形成一控制闸绝缘层以及一选择电晶体之一闸绝缘层;在该氧化层以及该垂直结构上形成一导电层,其系用以形成一控制闸电极以及该选择电晶体之一闸电极;在该导电层上形成一第二罩幕层图案;利用该第二罩幕层图案作为一蚀刻罩幕进行一蚀刻制程,以在该半导体基底之一第一区域的该垂直结构以及该控制闸绝缘层上定义出该控制闸电极,并且在该半导体基底之一第二区域之该闸绝缘层上定义出该闸电极;移除该第二罩幕层图案;以及进行一杂质离子植入制程,以形成一源极区、一杂质区以及一汲极区,且其系与该控制闸电极以及该闸电极对准。17.如申请专利范围第16项所述之方法,其中该第一绝缘层系以热氧化之方式而形成之氧化矽层,该非导电性材料层系以化学气相沈积法而形成之氮化矽层,而该第二绝缘层以化学气相沈积法而形成之氧化矽层。18.如申请专利范围第16项所述之方法,其中该方法更包括在该导电层上形成一金属矽化物层。19.一种非挥发性记忆体元件的制造方法,该方法包括:在一半导体基底上依序形成用以形成一穿遂层之一第一绝缘层、用以形成一电荷捕捉层之一非导电性材料层以及用以形成一阻障层之一第二绝缘层;在该第二绝缘层上形成一第一罩幕层图案;利用该第一罩幕层图案作为一蚀刻罩幕,进行一蚀刻制程以形成具有该穿遂层、该电荷捕捉层以及该阻障层之一垂直结构;在该蚀刻制程完成之后,移除该第一罩幕层图案;于被该垂直结构暴露的该半导体基底上形成用以形成一控制闸绝缘层之一第三绝缘层;在该第三绝缘层以及该垂直结构上形成用以形成一控制闸电极之一第一导电层;在用以形成该控制闸电极之该导电层上形成一第二罩幕层图案;利用该第二罩幕层图案作为一蚀刻罩幕进行一蚀刻制程,以在该半导体基底之一第一区域的该垂直结构以及该控制闸绝缘层上定义出该控制闸电极;移除该第二罩幕层图案;利用该控制闸电极以及一预定第一离子植入罩幕作为一罩幕进行一离子植入步骤,以在该半导体基底之一特定区域形成一杂质区;形成一第四绝缘层,其系用以形成覆盖该控制闸电极以及该半导体基底之一绝缘层间隙壁以及一选择电晶体之一闸绝缘层;在该第四绝缘层上形成用以形成该选择电晶体之一闸电极的一第二导电层;于该第二导电层以及该第四绝缘层上进行一非等向蚀刻制程,以在该控制闸电极的一侧壁其系位于该垂直结构的对向,形成一绝缘层间隙壁;在该绝缘层间隙壁上以一侧壁闸极之型式形成一闸电极;以及于被该控制闸电极以及该闸电极暴露的该半导体基底中植入杂质离子以形成一源极区以及一汲极区。20.如申请专利范围第19项所述之方法,其中该第一绝缘层系以热氧化之方式而形成之氧化矽层,该非导电性材料层系以化学气相沈积法而形成之氮化矽层,而该第二绝缘层以化学气相沈积法而形成之氧化矽层。21.如申请专利范围第19项所述之方法,其中该方法更包括在该第一导电层上形成一金属矽化物层。22.如申请专利范围第19项所述之方法,其中于该第二导电层以及该第四绝缘层上进行之该非等向蚀刻制程系为一回蚀刻制程。23.一种非挥发性记忆体元件的制造方法,该方法包括:在一半导体基底上依序形成用以形成一第一以及一第二穿遂层之一第一绝缘层、用以形成一第一以及一第二电荷捕捉层之一非导电性材料层以及用以形成一第一以及一第二阻障层之一第二绝缘层;在该第二绝缘层上形成一第一罩幕层图案,该第一罩幕层图案系覆盖住该半导体基底之一第一区域以及一第二区域;利用该第一罩幕层图案作为一蚀刻罩幕,进行一蚀刻制程以在该第一区域上形成包括该第一穿遂层、该第一电荷捕捉层以及该第一阻障层之一第一垂直结构;利用该第一罩幕层图案作为一蚀刻罩幕,进行蚀刻制程以在该第二区域上形成包括该第二穿遂层、该第二电荷捕捉层以及该第二阻障层之一第二垂直结构;在该蚀刻制程完成之后,移除该第一罩幕层图案;于被该第一垂直结构以及该第二垂直结构暴露的该半导体基底上形成一第三绝缘层,其系用以形成一控制闸绝缘层、一第一选择电晶体之一第一闸绝缘层以及一第二选择电晶体之一第二闸绝缘层;在该第三绝缘层、该第一垂直结构以及该第二垂直结构上形成一导电层,其系用以形成一控制闸电极、该第一选择电晶体之一第一闸电极以及该第二选择电晶体之一第二闸电极;在该导电层上形成一第二罩幕层图案;利用该第二罩幕层图案作为一蚀刻罩幕进行一蚀刻制程,以定义出与该第一垂直结构以及该第二垂直结构对准之该控制闸电极,并在该半导体基底上定义出该第一闸绝缘层以及该第一闸电极,其系与该控制闸电极之一侧壁分离开来,并且在该半导体基底上定义出该第二闸绝缘层以及该第二闸电极,其系与该控制闸电极之另一侧壁分离开来;移除该第二罩幕层图案;以及进行一离子植入制程,以于该半导体基底中形成一源极区、一第一杂质区、一第二杂质区以及一汲极区,以使其与该控制闸电极、该第一闸电极以及该第二闸电极对准。24.一种非挥发性记忆体元件的制造方法,该方法包括:在一半导体基底上依序形成用以形成一穿遂层之一第一绝缘层、用以形成一电荷捕捉层之一非导电性材料层以及用以形成一阻障层之一第二绝缘层;在该第二绝缘层上形成一第一罩幕层图案,该第一罩幕层图案系覆盖住该半导体基底之一第一区域以及一第二区域;利用该第一罩幕层图案作为一蚀刻罩幕,进行一蚀刻制程以在该第一区域上形成由一第一穿遂层、一第一电荷捕捉层以及一第一阻障层依序堆叠而成之一第一垂直结构,并且在该第二区域上形成由一第二穿遂层、一第二电荷捕捉层以及一第二阻障层依序堆叠而成之一第二垂直结构;在该蚀刻制程完成之后,移除该第一罩幕层图案;于被该第一垂直结构以及该第二垂直结构暴露的该半导体基底上形成一第三绝缘层,其系用以形成一控制闸绝缘层、一第一选择电晶体之一第一闸绝缘层、一第二选择电晶体之一第二闸绝缘层;在该第三绝缘层、该第一垂直结构以及该第二垂直结构上形成用以形成一控制闸电极之一第一导电层;在该第一导电层上形成一第二罩幕层图案;利用该第二罩幕层图案作为一蚀刻罩幕进行一蚀刻制程,以在该半导体基底之一第一区域的该第一垂直结构、该第二垂直结构以及该控制闸绝缘层上定义出该控制闸电极;移除该第二罩幕层图案;利用该控制闸电极以及一预定第一离子植入罩幕作为一罩幕进行一离子植入步骤,以在该控制闸电极两侧壁旁形成一第一杂质区以及一第二杂质区;形成一第四绝缘层,其系用以形成一第一选择电晶体之一第一闸绝缘层以及一第二选择电晶体之一第二闸绝缘层,以覆盖该控制闸电极以及该半导体基底之一暴露的区域;在该第四绝缘层上形成一第二导电层,其系用以形成该第一选择电晶体之一第一闸电极以及该第二选择电晶体之一第二闸电极;于该第二导电层以及该第四绝缘层上进行一非等向蚀刻制程,以在该控制闸电极的两侧壁形成一第一绝缘层间隙壁以及一第二绝缘层间隙壁,并且在该第一绝缘层间隙壁以及该第二绝缘层间隙壁上形成侧壁闸极型式之一第一闸电极以及一第二闸电极;以及于被该控制闸电极、该第一闸电极以及该第二闸电极暴露的该半导体基底中植入杂质离子以形成一源极区以及一汲极区。25.如申请专利范围第24项所述之方法,其中该非等向蚀刻制程包括一回蚀刻制程。26.一种非挥发性记忆体元件的制造方法,该方法包括:在一半导体基底中形成一源极区、一汲极区以及一杂质区,该杂质区系位于该源极区以及该汲极区之间且配置成一浮置状态;在该源极区以及该杂质区之间依序堆叠一穿遂层、一电荷捕捉层以及一阻障层,以形成一垂直结构;在该源极区以及该汲极区之间且邻接于该垂直结构之处形成一控制闸绝缘层;在该垂直结构以及该控制闸绝缘层上形成一控制闸电极;在该杂质区以及该源极区之间形成一闸绝缘层;以及在该闸绝缘层上形成一闸电极。27.如申请专利范围第26项所述之方法,其中该垂直结构包括氧化矽-氮化矽-氧化矽结构。图式简单说明:第1图是具有一般SONOS记忆胞结构之非挥发性记忆体元件之剖面示意图。第2图是依照本发明一较佳实施例之具有选择电晶体结构以及SONOS记忆胞结构之非挥发性记忆体元件之剖面示意图。第3图是依照本发明另一较佳实施例之具有选择电晶体结构以及SONOS记忆胞结构之非挥发性记忆体元件之剖面示意图。第4图是依照本发明又一较佳实施例之具有选择电晶体结构以及SONOS记忆胞结构之非挥发性记忆体元件之剖面示意图。第5图是依照本发明再一较佳实施例之具有选择电晶体结构以及SONOS记忆胞结构之非挥发性记忆体元件之剖面示意图。第6A图至第6D图是制造第2图之非挥发性记忆体元件之剖面示意图。第7A图至第7C图是制造第3图之非挥发性记忆体元件之剖面示意图。第8A图至第8D图是制造第4图之非挥发性记忆体元件之剖面示意图。第9A图至第9C图是制造第5图之非挥发性记忆体元件之剖面示意图。 |
