发明名称 集成电路封装基板的实心导电过孔成形方法
摘要 一种集成电路封装基板的实心导电过孔成形方法,包括:a.在封装基板需要连接导通的两层线路面之一上贴附薄膜,在薄膜上对应实心铜导电过孔位置形成要求的导电过孔的孔形;b.通过电镀工艺在薄膜的导电过孔的孔形内形成实心铜柱,去除薄膜;c.涂敷绝缘介质,并通过磨板或图形转移工艺使实心铜柱端面暴露;d.在铜柱端面和绝缘介质面上沉积金属薄层,并通过图形电镀工艺在金属薄层上形成所需线路面;e.在新成形的线路面上重复上述步骤a-d的操作,完成多层绝缘层上相邻线路层图形之间的实心导电过孔连接。其通过简单、方便工艺实现实心导电过孔,进而实现基板不同线路层间电信号的连通,保证信号传输的完整性,并满足高可靠性要求。
申请公布号 CN1567551A 申请公布日期 2005.01.19
申请号 CN03139675.5 申请日期 2003.06.30
申请人 美龙翔微电子科技(深圳)有限公司 发明人 尤宁圻;朱惠贤;陈金富
分类号 H01L21/48;H05K3/42 主分类号 H01L21/48
代理机构 深圳市中知专利代理有限责任公司 代理人 王锁林
主权项 1、一种集成电路封装基板的实心导电过孔成形方法,其特征是包括如下步骤:a在集成电路封装基板需要导通连接的绝缘介质层上下两层导电线路面之一上,贴附薄膜,在薄膜上对应实心铜导电过孔位置形成要求的导电过孔的孔形;b、通过电镀工艺在薄膜的导电过孔的孔形内形成实心铜柱,去除薄膜;c、在形成铜柱后的导电线路面上涂敷绝缘介质,并使所述的实心铜柱端面暴露;d、在暴露的实心铜柱端面和绝缘介质面上沉积金属薄层,并通过图形电镀工艺或整板电镀加图形蚀刻工艺在金属薄层上形成所需线路面;e、在新成形的线路面上重复上述步骤a-d的操作,完成多层绝缘层上相邻线路层图形之间的实心导电过孔连接。
地址 518036广东省深圳市福田保税区桃花路6号腾飞工业大厦一、六楼