| 主权项 |
1.一种编码方法,用来对于一待编码之字元进行编码(performing encoding on a codeword)而得到相对应之一侦错码(parity code),该侦错码系置于该待编码之字元中并将该待编码之字元分隔以形成至少一第一组资料符号以及一第二组资料符号(the parity codehaving intermediate symbol locations between a first and asecond set of data symbols),每一该等资料符号形成一系数,而该第一组资料符号、该第二组资料符号以及该侦错码并分别形成一第一多项式、一第二多项式以及一侦错码多项式,该编码方法包含下列步骤:依据所希望之一侦错精确度(a desired parity resolution)来设计出一第一码产生器多项式(first code generatorpolynomial);将该第一多项式除以该第一码产生器多项式,以得到一第一余数多项式;依据一预定之倒数置换程序(reciprocal substitutionprocedure),由该第一码产生器多项式产生(generating)一第二码产生器多项式;产生一第三多项式,其中该第三多项式经过升羃排列(ascending order)后各项次系数系为该第二多项式经过升羃排列后各项次系数之相反顺序(reverseorder);将该第三多项式除以该第二码产生器多项式,以得到一第二余数多项式;将该第一余数多项式与该第二余数多项式经过一相加程序,以得到该侦错码多项式;以及利用该侦错码多项式之各项次系数以得出该侦错码。2.如申请专利范围第1项所述之编码方法,其中该待编码之字元是一种用于光碟片之交错式雷德-所罗门周期码(cross intetleaved Reed-Solomon cyclic code,CIRC)。3.如申请专利范围第1项所述之编码方法,其中该第一组以及该第二组资料符号分别包含有12个资料符号,而该侦错码包含有4个资料符号。4.如申请专利范围第1项所述之编码方法,其中每一该等资料符号系为一8位元之数位资料,而其数値系选自(0‥255)之范围。5.如申请专利范围第4项所述之编码方法,其中该等资料符号之数値系经由一预定之对应关系一一对应到一GF(28)数系(Galois Field)中的元素,该等资料符号系(0‥255)共256个数値,以对应到该GF(28)数系之(0、0、1‥254)共256个元素。6.如申请专利范围第5项所述之编码方法,其中该编码方法系以该GF(28)数系之(0、0、1‥254)256个元素来取代该等资料符号之数値,而作为后续多项式计算时之系数。7.如申请专利范围第6项所述之编码方法,其中当该编码方法利用该GF(28)数系之元素计算出该侦错码多项式R()之后,可利用所得到该侦错码多项式R()之各项次系数,经由该对应关系回推出相对应之数値,以形成该侦错码。8.如申请专利范围第5项所述之编码方法,其中该第一多项式M1()=m23x11+m22x10+…+m13x+m12,该第二多项式M2()=m11x11+m10x10+…+m1x+m0,该第三多项式M3()=m0x11+m1x10+…+m10x+m11,而该等系数(m0…m23)皆选自该GF(28)数系中(0、0、1‥254)元素之一,该第一码产生器多项式G1()=(x+0)(x+1)(x+2)(x+3)=6 +78x+249x2+75x3+x4,而该第二码产生器多项式G2()=(x+0)(x+-1)(x+-2)(x+-3)=249+69x+243x2+72x3+x4。9.如申请专利范围第6项所述之编码方法,其中该编码方法系实施于一第一编码电路以及一第二编码电路中,而该相加程序如下:由该第一编码电路依序接收(m23、m22…m13、m12、0、0、0、0)共十六个输入,并相对应产生十六个输出,最后之四个输出依序定义为R3(1)、R2(1)、R1(1)、R0(1),即形成该第一余数多项式R1()=R3(1)+R2(1)x+R1(1)x2+R0(1)x3;由该第二编码电路依序接收(m0、m1…m10、m11、0、0、0、0)共十六个输入,并相对应产生十六个输出,最后之四个输出依序定义为R0(2)、R1(2)、R2(2)、R3(2),即形成该第二余数多项式R2()=R0(2)+R1(2)x+R2(2)x2+R3(2)x3;将该第二余数多项式R2()之系数的顺序反置,即形成一第三余数多项式R3()=R3(2)+R2(2)x+R1(2)x2+R0(2)x3;以及将该第一余数多项式R1()以及该第三余数多项式R3()相加,以得到该侦错码多项式R()=R3+R2x+ R1x2+R0x3=R1()+R3()=(R3(1)+R3(2))+(R2(1)+R2(2))x+(R1(1)+R1(2)x2+(R0(1)+R0(2))x3。10.如申请专利范围第1项所述之编码方法,其中所希望之侦错精确度愈高,该第一码产生器多项式所包含之项次亦愈多,而该侦错码也愈长。11.一种编码装置(encoding apparatus),用来对于一待编码之字元进行编码(performing encoding on a codeword)而得到相对应之一侦错码(parity code),该侦错码系置于该待编码之字元中并将该待编码之字元至少分隔成一第一组资料符号以及一第二组资料符号(theparity code having intermediate symbol locations between afirst and a second set of data symbols),每一该等资料符号形成一系数,而该第一组资料符号、该第二组资料符号以及该侦错码并分别形成降羃排列(descendingorder)之一第一多项式M1()、一第二多项式M2()以及一侦错码多项式R(),该编码装置包含:一时脉控制器(timing controller),用来发出一时脉控制信号以控制该编码装置之操作;复数个乘法器(multipliers),每一个乘法器用来将一输入与一预先储存之系数相乘,以得到一相对应之输出;复数级前后串接之暂存器(multiple stages of serialregisters),每一级之暂存器用来暂存一相对应乘法器之输出,而形成该级暂存器之暂存资料;以及复数个加法器(adders),每一个加法器会依据该时脉控制信号之控制,将一乘法器之输出与上一级暂存器之暂存资料相加,以对下一级暂存器之暂存资料加以更新;其中,该等乘法器会预先将一第一码产生器多项式(first code generator polynomial)G1()之复数个系数储存起来,并经由该时脉控制信号之控制,依序接受该第一多项式M1()由高次项至低次项之复数个系数作为该等乘法器之输入,以得到一第一余数多项式R1()之复数个系数;由该等乘法器将一第二码产生器多项式(second code generator polynomial)G2()之复数个系数储存起来,该第二码产生器多项式G2()系经由该第一码产生器多项式G1()依据一预定之倒数置换程序(reciprocal substitution procedure)所产生;该等乘法器经由该时脉控制信号之控制,依序接受该第二多项式M2()由低次项至高次项之复数个系数作为该等乘法器之输入,以得到一第二余数多项式R2()之复数个系数;最后,将该第一余数多项式R1()与该第二余数多项式R2()经过一相加程序,以得到该侦错码多项式R()之各项次系数,并得出该侦错码。12.如申请专利范围第11项所述之编码装置,其中每一该等资料符号系为一8位元之数位资料,并经由一预定之对应关系一一对应到一GF(28)数系(GaloisField)中的元素,该等资料符号系(0‥255)共256个数値,以对应到该GF(28)数系之(0‥255)共256个元素。13.如申请专利范围第12项所述之编码装置,其中该乘法器系为依据GF(28)数系原则进行运算之一GF乘法器,该加法器系为依据GF(28)数系原则进行运算之一GF加法器。14.如申请专利范围第12项所述之编码装置,其中该第一多项式M1()=m23x11+m22x10+…+m13x+m12,该第二多项式M2()=m11x11+m10x10+…+m1x+m0,该第三多项式M3()=m0x11+m1x10+…+m10x+m11,而该等系数(m0…m23)皆选自该GF(28)数系中(0‥255)元素之一。15.如申请专利范围第14项所述之编码装置,其中该第一码产生器多项式G1()=(x+0)(x+1)(x+2)(x+3 ) =6+78x+249x2+75x3+x4,而该第二码产生器多项式G2()=(x+0)(x+-1)(x+-2)(x+-3)=249+69x+243x2+72x3+x4。16.如申请专利范围第15项所述之编码装置,其中该编码装置包含有一第一编码电路以及一第二编码电路,该第一编码电路包含四个分别预先储存有系数6、78、249以及75之GF乘法器、四个暂存器以及四个GF加法器,而该第二编码电路则包含四个分别预先储存有系数249、69、243以及72之GF乘法器、四个暂存器以及四个GF加法器。17.如申请专利范围第16项所述之编码装置,其中该第一及第二编码电路之四个暂存器于初始状态之暂存资料皆为0。18.如申请专利范围第17项所述之编码装置,其中该相加程序会由该第一编码电路依据该时脉控制信号之控制,依序接收(m23、m22…m13、m12、0、0、0、0)共十六个输入,并相对应产生十六个输出,最后之四个输出依序定义为R3(1)、R2(1)、R1(1)、R0(1),即形成该第一余数多项式R1()=R3(1)+R2(1)x+R1(1)x2+R0(1)x3。19.如申请专利范围第18项所述之编码装置,其中该第二编码电路会依据该时脉控制信号之控制,依序接收(m0、m1…m10、m11、0、0、0、0)共十六个输入,并相对应产生十六个输出,最后之四个输出依序定义为R0(2)、R1(2)、R2(2)、R3(2),即形成该第二余数多项式R2()=R0(2)+R1(2)x+R2(2)x2+R3(2)x3,将该第二余数多项式R2()之系数的顺序反置,即形成一第三余数多项式R3()=R3(2)+R2(2)x+R1(2)x2+R0(2)x3。20.如申请专利范围第19项所述之编码装置,其中将该第一余数多项式R1()以及该第三余数多项式R3()相加,以得到该侦错码多项式R()=R3+R2x+R1x2+R0x3=R1()+R3()=(R3(1)+R3(2))+(R2(1)+R2(2))x+(R1(1)+R1(2))x2+(R0(1)+R0(2))x3,由该侦错码多项式R()之各项次系数(R3、R2、R1、R0),配合该对应关系即可回推出相对应之数値,以得出该侦错码。图式简单说明:图一为本发明编码方法之示意图。图二为本发明编码装置之示意图。图三为一实施例之示意图。 |
