| 发明名称 |
CLOCK HOLD CIRCUIT, ESPECIALLY COMPRISING D FLIP FLOP AND OR GATE, AND GENERATING INTERNAL CLOCK SIGNAL |
| 摘要 |
|
| 申请公布号 |
KR100465873(B1) |
申请公布日期 |
2005.01.03 |
| 申请号 |
KR19970045598 |
申请日期 |
1997.09.03 |
| 申请人 |
SAMSUNG ELECTRONICS CO., LTD. |
发明人 |
LIM, YEONG HEON |
| 分类号 |
H03K3/00;(IPC1-7):H03K3/00 |
主分类号 |
H03K3/00 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
