发明名称 半导体装置及其制造方法
摘要 本发明之目的在于提供可达成MOS电晶体之闸极长度的缩短化及闸电极的低电阻化的半导体装置及其制造方法。作为解决手段,于闸电极4形成时,当植入掺杂量为6×1015/cm2以上的离子进行加热处理时,闸电极4之上部就会膨胀。形成于闸电极4上部之矽化物层4b,在上述MOS电晶体之通道长度方向的剖面,具有上部宽幅较低部宽幅宽的形状。相对于此,多晶矽层4a与知构造相同,在通道长度方向的剖面具有上部宽幅与低部宽幅大致相等的形状。藉此,即使在为缩短闸极长度而减小多晶矽层4a的宽幅的情况,矽化物层4b的宽幅仍可保持较该闸极长度更大,且可抑制矽化物层4b之矽化物的凝聚。
申请公布号 TWI226132 申请公布日期 2005.01.01
申请号 TW092116637 申请日期 2003.06.19
申请人 瑞萨科技股份有限公司 发明人 佐山弘和;太田和伸;尾田秀一;杉原浩平
分类号 H01L29/76 主分类号 H01L29/76
代理机构 代理人 赖经臣 台北市松山区南京东路三段三四六号一一一二室
主权项 1.一种半导体装置,其特征为:具备MOS电晶体,其备有由多晶矽层及上述多晶矽层上的矽化物层组成的闸电极;其中上述多晶矽层,系在上述MOS电晶体之通道长度方向的剖面,具有上部宽幅与低部宽幅大致相等的形状;上述矽化物层,系在上述MOS电晶体之通道长度方向的剖面,具有上部宽幅较低部宽幅宽的形状。2.如申请专利范围第1项之半导体装置,其中:上述闸电极,系n通道型MOS电晶体的闸电极;上述闸电极的上部植入有磷离子。3.一种半导体装置之制造方法,其特征为具备如下步骤:(a)于半导体基板上形成闸极绝缘膜,于上述闸极绝缘膜上形成多晶矽的步骤;(b)于上述多晶矽上进行离子植入的步骤;(c)藉由对上述多晶矽定义图案以形成闸电极的步骤;(d)对上述闸电极进行热处理的步骤;及(e)将上述闸电极上部矽化物化的步骤;其中在上述步骤(b)所植入的离子的总掺杂量为61015/cm2以上。图式简单说明:图1为显示实施形态1之半导体装置之MOS电晶体的通道长度方向的剖面照片的图。图2为显示实施形态1之半导体装置之MOS电晶体的通道长度方向的剖面的模式图。图3为说明实施形态1之半导体装置之制造步骤用的图。图4为说明实施形态1之半导体装置之制造步骤用的图。图5为说明实施形态1之半导体装置之制造步骤用的图。图6为说明实施形态1之半导体装置之制造步骤用的图。图7为说明实施形态1之半导体装置之制造步骤用的图。图8为说明实施形态1之半导体装置之制造步骤用的图。图9为说明实施形态1之半导体装置之制造步骤用的图。图10为说明实施形态1之半导体装置之制造步骤用的图。图11为说明实施形态3之半导体装置之制造步骤用的图。图12为说明实施形态4之半导体装置之制造步骤用的图。图13为说明实施形态5之半导体装置之制造步骤用的图。图14为说明实施形态6之半导体装置之制造步骤用的图。图15为说明实施形态7之半导体装置之制造步骤用的图。图16为说明实施形态7之半导体装置之制造步骤用的图。图17为显示实施形态8之半导体装置之MOS电晶体的通道长度方向的剖面的模式图。图18为说明实施形态8之半导体装置之制造步骤用的图。图19为说明实施形态8之半导体装置之制造步骤用的图。图20为说明实施形态8之半导体装置之制造步骤用的图。图21为说明实施形态8之半导体装置之制造步骤用的图。图22为说明实施形态8之半导体装置之制造步骤用的图。图23为说明实施形态8之半导体装置之制造步骤用的图。图24为说明实施形态8之半导体装置之制造步骤用的图。图25为说明实施形态8之半导体装置之制造步骤用的图。图26为说明实施形态9之半导体装置之制造步骤用的图。图27为说明实施形态9之半导体装置之制造步骤用的图。图28为显示习知半导体装置之MOS电晶体的通道长度方向的剖面照片的图。图29为显示习知半导体装置之MOS电晶体的通道长度方向的剖面的模式图。
地址 日本