可重构密码协处理器的可重构S盒模块的设计方法

摘要

一种可重构密码协处理器的可重构S盒模块的设计方法，属于大规模集成电路技术。它能实现n位输入、m位输出。包括设计配置寄存器、设计代替变换电路、设计输入逻辑电路和设计输出逻辑电路四步骤。输入逻辑电路包括将输入变量x₁，x₂，…，x_n先非后相与的2ⁿ个与门，但每个与门的输入的先非按x₁，x₂，…，x_n依次减少末一位。输出逻辑电路包括依次输出f_i(x₁，x₂，…，x_n)(1≤i≤m)的m个或门，每个或门以i为序依次将AND2－i1、AND2－i2…AND2－i2ⁿ (1≤i≤m)为输入端。最常用的为8位输入、8位输出。它灵活性大、适应性强，能根据不同密码算法灵活改变自身电路的逻辑结构和功能，从而实现不同密码算法。可广泛应用于可重构密码协处理器中。

主权项

1.一种可重构密码协处理器的可重构S盒模块的设计方法，它能够实现n位输入、m位输出的布尔逻辑函数，n、m均为自然数，其特征在于它包括以下步骤：①设计配置寄存器，其输入为CONT、CLK、RST、E0、E1…，输出为CR[m2n-1：0]，用于保存可控节点的控制编码；②设计代替变换电路，它以CR[m2n-1：0]和D[n-1：0]为输入端，以Q[m-1：0]为输出端，包括输入逻辑电路和输出逻辑电路；③设计输入逻辑电路，对于任意的布尔函数fi(x1，x2，…，xn)(1≤i≤m)，其2n个最小项亦即n项之积是固定不变的，因此该输入逻辑电路的电路结构是固定的，它以x1，x2，…，xn为n个布尔变量输入；④设计输出逻辑电路，对于任意的布尔函数fi(x1，x2，…，xn)(1≤i≤m)，其表达式的2n项之和结构是不变的，其函数关系的改变完全依赖于最小项的系数$k_i=(k_{i1},k_{i2},···,k_{i{2}^n})$ (1≤i≤m)的改变，因此该输出逻辑电路的电路结构是固定的，它以输入逻辑电路的输出和系数$k_i=(k_{\mathrm{il}},k_{i2},···,k_{i{2}^n})$ (1≤i≤m)相与为输入、以布尔函数fi(x1，x2，…，xn)(1≤i≤m)为输出。