发明名称 |
半导体存储器元件的电容器的制造方法 |
摘要 |
一种半导体存储器元件的电容器的制造方法,配有漏泄电流发生少并具有高介电常数的电介质膜,可确保大容量。在配置MOS晶体管的半导体衬底上,形成使MOS晶体管接合区域的一部分露出的带有接触孔的层间绝缘膜。在层间绝缘膜上形成下部电极,以接触露出的接合区域。在下部电极上蒸镀非晶质Ta<SUB>x</SUB>O<SUB>y</SUB>N<SUB>z</SUB>膜,用预定退火工艺使非晶质Ta<SUB>x</SUB>O<SUB>y</SUB>N<SUB>z</SUB>膜结晶。在晶质Ta<SUB>x</SUB>O<SUB>y</SUB>N<SUB>z</SUB>膜上形成上部电极。Ta<SUB>x</SUB>O<SUB>y</SUB>N<SUB>z</SUB>膜的x、y和z的和为1,y为0.3至0.5,z为0.1至0.3。 |
申请公布号 |
CN1181550C |
申请公布日期 |
2004.12.22 |
申请号 |
CN00124026.9 |
申请日期 |
2000.06.29 |
申请人 |
现代电子产业株式会社 |
发明人 |
李起正;金东俊 |
分类号 |
H01L27/10;H01L27/04;H01L21/70 |
主分类号 |
H01L27/10 |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
杨梧 |
主权项 |
1.一种半导体存储器元件的电容器的制造方法,包括以下步骤:在提供的半导体衬底上形成MOS晶体管的步骤;在半导体衬底上形成层间绝缘层的步骤,该层间绝缘层具有暴露MOS晶体管接合区域所选择部分的接触孔;在所述层间绝缘层上形成与所述暴露接合区域接触的下部电极的步骤;在所述下部电极上蒸镀作为电介质膜的非晶质TaxOyNz膜的步骤;使所述非晶质TaxOyNz膜结晶的步骤;和在所述晶质TaxOyNz膜上形成上部电极的步骤;所述TaxOyNz膜的x、y和z的总和为1,y为0.3至0.5,z为0.1至0.3,其中,所述蒸镀非晶质TaxOyNz膜的步骤还包括:在0.1至100Torr的压力和300至600℃的温度下,向LPCVD腔室内供给从前体获得的Ta化学蒸汽、O2气和NH3气,以及包括在反应气体间的引起的表面化学反应;提供50至150sccm所述O2气和30至70sccm的NH3气。 |
地址 |
韩国京畿道 |