| 发明名称 | 半导体器件的制造方法和等离子体蚀刻装置的清洁方法 | ||
| 摘要 | 本发明涉及半导体器件的制造方法和等离子体蚀刻装置的清洁方法。本发明的目的是防止低介电常数绝缘膜劣化，能有效地剥离低介电常数绝缘膜上堆积的抗蚀剂掩模。其解决方案是具备：在半导体基板1上形成低介电常数绝缘膜5的工序，在低介电常数绝缘膜上形成抗蚀剂图案6的工序，和以抗蚀剂图案作为掩模蚀刻低介电常数绝缘膜的工序，和通过铵离子进行的等离子体处理来剥离抗蚀剂图案6的工序。 | ||
| 申请公布号 | CN1551307A | 申请公布日期 | 2004.12.01 |
| 申请号 | CN200410038156.5 | 申请日期 | 2004.05.11 |
| 申请人 | 株式会社东芝 | 发明人 | 小岛章弘;大内淳子;林久贵 |
| 分类号 | H01L21/31;H01L21/311;H01L21/00 | 主分类号 | H01L21/31 |
| 代理机构 | 北京市中咨律师事务所 | 代理人 | 段承恩;田欣 |
| 主权项 | 1.一种半导体器件的制造方法，其特征在于具备：在半导体基板上形成低介电常数绝缘膜的工序、在上述低介电常数绝缘膜上形成抗蚀剂图案的工序、以上述抗蚀剂图案作为掩模，蚀刻上述低介电常数绝缘膜的工序、和通过由铵离子进行的等离子体处理，剥离上述抗蚀剂图案的工序。 | ||
| 地址 | 日本东京都 | ||