发明名称 | 在支持并发执行多线程的计算机系统中处理中断的机制 | ||
摘要 | 本发明提供了一种机制,用于在支持并发多线程的处理器上处理中断。分配处理器的资源以提供多个逻辑处理器。响应于公用中断,多个逻辑处理器竞争访问共享寄存器。访问所述共享寄存器的第一个逻辑处理器处理所述公用中断。其余的逻辑处理器从该中断返回。 | ||
申请公布号 | CN1549968A | 申请公布日期 | 2004.11.24 |
申请号 | CN02817068.7 | 申请日期 | 2002.08.01 |
申请人 | 英特尔公司 | 发明人 | 斯科特·鲍勃霍尔兹;凯沙夫拉姆·穆尔蒂 |
分类号 | G06F9/46 | 主分类号 | G06F9/46 |
代理机构 | 北京东方亿思专利代理有限责任公司 | 代理人 | 王怡 |
主权项 | 1.一种处理器,包括:第一中断单元,用于响应于中断而指引第一逻辑处理器到中断处理程序;第二中断单元,用于响应于所述中断而指引第二逻辑处理器到所述中断处理程序;以及中断声明寄存器,用于存储一个值,所述值指示是否由所述第一和第二逻辑处理器之一来处理所述中断。 | ||
地址 | 美国加利福尼亚州 |