具窄空间金属特征上形成选择性盖层之方法

摘要

在包含逻辑电路(微处理器、依特殊应用所订制的积体电路(Asics)或其他)或动态随机存取记忆体胞元(DRAM’s)的半导体装置上的中间连接层以一种方式被形成以显着降低在具0.18微米或更少的特征尺寸的技术中具窄分离的相邻导体／通孔间短路数目的。此系由在化学机械抛光方法已进行后蚀刻以形成该凹缩的铜顶部表面于每一层而完成。在凹缩的铜表面上选择性形成的阻挡层之厚度被控制以基本上与周围导体表面共平面。因为该阻挡层被凹缩，相邻传导线路的短路被防止。