发明名称 积体电路装置、时脉布局系统、时脉布局方法及容纳时脉布局程式的记忆媒体
摘要 进行时脉配线的布局时,先输入逻辑电路的电路情报,再依据该电路情报,在半导体晶片上配置线路传动器;在局部区域采用H树型构造,全区域用星型构造形成初期时脉配线。由该初期时脉配线的任意之第一结点分岐的复数配线中的第一配线上,最初出现的结点,指为第二结点。在第一结点分岐的复数之配线中的该第一配线以外的配线上,第二个出现的结点,特定为第三结点。该些第三结点之中,仅以在输入第二结点之讯号的输入方向之所定角度以内的方向存在之第三结点,为确定第三结点。摺除由第一结点到确定第三结点间的配线与结点。
申请公布号 TW200424887 申请公布日期 2004.11.16
申请号 TW093107046 申请日期 2004.03.17
申请人 东芝股份有限公司 发明人 五十岚睦典;南文裕
分类号 G06F17/50;H01L21/70 主分类号 G06F17/50
代理机构 代理人 詹铭文;萧锡清
主权项
地址 日本