| 主权项 |
1.一种低功率之静态随机存取记忆体单胞,包含:一第一反相器,具有一对串接在一正电源与一接地线间之互补式金氧半(CMOS)场效电晶体,该等场效电晶体间形成有一第一节点;一第二反相器,具有一连接于该正电源上之拉昇(pull-up)电晶体,以及一与该拉昇电晶体相串接之拉降(pull-down)电晶体,该拉昇电晶体与该拉降电晶体间形成有一第二节点,该第二节点是与该等场效电晶体之闸极相连接,该拉昇电晶体与该拉降电晶体之闸极是与该第一节点相连接;二读取电晶体,分别经由一读取位元线(bitline)与该第一、第二节点其中之一相连接,该等读取电晶体并能受一读取字元线(wordline)之控制而开/关,以控制该等读取位元线与该等节点导通与否;一开关电晶体,与该第二反相器相连接,用以控制该第二反相器与该接地线相导接与否;以及一写入电晶体,经由一写入位元线(bitline)与该第二节点相连接,该写入电晶体并能受一写入字元线(wordline)之控制而开/关,以控制该写入位元线与该第二节点导通与否。2.依据申请专利范围第1项所述之记忆体单胞,其中,该开关电晶体是串接于该拉降电晶体与该接地线之间。3.依据申请专利范围第1项所述之记忆体单胞,更包含一连接于该开关电晶体之闸极上的写入选择线,该写入选择线上电压信号之准位状态并是与该写入字元线上之准位状态互为反相。4.依据申请专利范围第3项所述之记忆体单胞,其中,当该记忆体单胞于一读取模式时,是使该写入选择线为一高准位状态,以打开该开关电晶体使该第二反相器与该接地线相导接,并使该写入字元线为一低准位状态,以关闭该写入电晶体,使该写入位元线与该第二节点不相导通,进而将欲自该记忆体单胞读出之一位元,藉由该等读取电晶体与该等读取位元线读出。5.依据申请专利范围第3项所述之记忆体单胞,其中,当该记忆体单胞于一写入模式时,是使该读取字元线为一低准位状态,以关闭该等读取电晶体,并关闭该开关电晶体使该第二反相器与该接地线不相导接,并使该写入字元线为一高准位状态,以打开该写入电晶体,使该写入位元线与该第二节点相导通,并将欲写入之一位元输入至该写入位元线上,以藉由该第二节点将该位元写入该记忆体单胞中。6.依据申请专利范围第5项所述之记忆体单胞,其中,当欲写入之该位元为"1"时,是使该写入位元线为一低准位状态。7.依据申请专利范围第5项所述之记忆体单胞,其中,当欲写入之该位元为"0"时,是使该写入位元线为一高准位状态。8.一种以低功率方式写入资料至一静态随机存取记忆体单胞中的方法,该记忆体单胞具有相互交叉对接之一第一反相器与一第二反相器,各该反相器具有两串接于一正电源与一接地线间的一拉昇电晶体与一拉降电晶体,该拉昇电晶体与该拉降电晶体间形成有一节点,该记忆体单胞更具有一选择地与该节点相导接之读取位元线,该方法包含:A)提供一选择地与该第二反相器之该节点相导接之写入位元线;B)该写入位元线预充电压至一预定准位;C)阻断该第二反相器与该接地线间之电性连接;以及D)不改变该写入位元线之准位状态,导通该写入位元线与该第二反相器之该节点,使一位元"0"资料被写入该记忆体单胞中。9.依据申请专利范围第8项所述之方法,其中,该步骤A)是以一写入电晶体来连接该第二反相器之该节点与该写入位元线,当该写入电晶体被打开时,该节点即与该写入位元线相导接。10.依据申请专利范围第8项所述之方法,其中,该步骤C)具有下列次步骤:B1)串接一开关电晶体于该第二反相器之该拉降电晶体及该接地线间;以及B2)关闭该开关电晶体。11.一种低功率之静态随机存取记忆体单胞,包含:一第一反相器,具有一对串接在一正电源与一接地线间之互补式金氧半场效电晶体,该等场效电晶体间形成有一第一节点;一第二反相器,具有一连接于该正电源上之拉昇电晶体,以及一与该拉昇电晶体相串接之拉降电晶体,该拉昇电晶体与该拉降电晶体间形成有一第二节点,该第二节点是与该等场效电晶体之闸极相连接,该拉昇电晶体与该拉降电晶体之闸极是与该第一节点相连接;一读取电晶体,经由一读取位元线与该第二节点相连接,该读取电晶体并能受一读取字元线之控制而开/关,以控制该读取位元线与该等节点导通与否;一开关电晶体,与该第二反相器相连接,用以控制该第二反相器与该接地线相导接与否;以及一写入电晶体,经由一写入位元线与该第二节点相连接,该写入电晶体并能受一写入字元线之控制而开/关,以控制该写入位元线与该第二节点导通与否。图式简单说明:图1是一电路图,说明以往具一写入埠与一读取埠的随机存取记忆体单胞;图2是一电路图,说明本发明低功率之静态随机存取记忆体单胞的第一较佳实施例,本实施例采用一写入埠与一读取埠之态样;图3是一示意图,说明控制写入选择线与写入位元线之信号互为反相的关系;图4是一电路图,说明该较佳实施例在读取模式时一写入电晶体被关闭而不作动,且一开关电晶体是被打开;图5是一电路图,说明该较佳实施例在写入模式时两个读取电晶体被关闭,且该开关电晶体亦被关闭;以及图6是一示意图,说明本发明低功率之静态随机存取记忆体单胞的第二较佳实施例,本实施例采用一写入/读取埠之态样。 |
