发明名称 | 制造半导体集成电路器件的方法 | ||
摘要 | 一种半导体集成电路器件及其制造方法。被元件隔离沟槽包围的有源区的衬底表面,在有源区的中心部分是水平面,但在有源区的肩部向着元件隔离沟槽的侧壁下降。该斜面包括两个具有不同倾斜角的斜面。靠近有源区中心部分的第一斜面较陡峭,靠近元件隔离沟槽侧壁的第二斜面比第一斜面平缓。有源区肩部的衬底表面完全变圆,没有尖角部分。 | ||
申请公布号 | CN1173394C | 申请公布日期 | 2004.10.27 |
申请号 | CN99127082.7 | 申请日期 | 1999.12.28 |
申请人 | 株式会社日立制作所 | 发明人 | 金光贤司;渡部浩三;铃木范夫;石冢典男 |
分类号 | H01L21/76 | 主分类号 | H01L21/76 |
代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 王永刚 |
主权项 | 1.一种制造半导体集成电路器件的方法,包括以下步骤:(a)热氧化衬底,在由单晶硅构成的衬底表面上形成第一氧化硅膜,然后在第一氧化硅膜上形成抗氧化膜,腐蚀元件隔离区中的抗氧化膜和第一氧化硅膜,选择性暴露衬底的表面,在衬底表面露出时,过腐蚀所述衬底;(b)使第一氧化硅膜的端部向内凹下超过抗氧化膜的端部;(c)热氧化衬底,在上述步骤(b)中露出的衬底表面上,形成厚度大于第一氧化硅膜的第二氧化硅膜;(d)腐蚀第二氧化硅膜,露出元件隔离区中衬底的表面;(e)以与抗氧化膜自对准的方式腐蚀上述步骤(d)中露出的衬底,在元件隔离区的衬底中形成沟槽,并热氧化衬底,在沟槽内壁上形成第三氧化硅膜;(f)在沟槽内部和抗氧化膜上形成填充沟槽的第四氧化硅膜,然后利用抗氧化膜作停止层,抛光第四氧化硅膜,在元件隔离区的衬底中形成埋入有第四氧化硅膜的元件隔离沟槽;(g)去掉抗氧化膜,以及(h)通过腐蚀衬底暴露出其表面,在该衬底表面上形成栅绝缘膜,并在该栅绝缘膜上形成MISFET的栅极。 | ||
地址 | 日本东京 |