| 发明名称 | 半导体存储器及其制造方法 | ||
| 摘要 | 在穿透半导体衬底(1)上层叠的介电膜(6、8、10和12)而制作的沟槽中，制作了由存储电极(19)、电容器介电膜(20)和平板电极(21)组成的电容器，而埋置的布线层(9和11)制作在电容器下方。由于电容器不是制作在半导体衬底之中而是在其上方，故有空间使电容器得以制作，且利用全局字线和选择线的布线层(9和11)减轻了制作布线的困难。由于与外围电路区中的布线(34)的下表面相接触的介电膜(32)的上表面延伸到了存储单元区中且与电容器(33)的侧面相接触，故显著地减小了外围电路区与存储单元区之间的台阶高度。 | ||
| 申请公布号 | CN1171304C | 申请公布日期 | 2004.10.13 |
| 申请号 | CN96198458.9 | 申请日期 | 1996.11.14 |
| 申请人 | 株式会社日立制作所 | 发明人 | 木村绅一郎;山中俊明;伊藤清男;阪田健;关口知纪;松冈秀行 |
| 分类号 | H01L21/8242;H01L27/108 | 主分类号 | H01L21/8242 |
| 代理机构 | 北京市金杜律师事务所 | 代理人 | 王茂华 |
| 主权项 | 1.一种半导体存储器，它包含：半导体衬底；层叠在所述半导体衬底主表面上的多个介电膜；其中形成有场效应晶体管和电容器的存储单元区，所述场效应晶体管配备有栅电极、栅隔离膜和位于所述栅电极两侧在所述半导体衬底中形成的扩散区，所述电容器位于所述场效应晶体管上方；以及其中形成有MOSFET的外围电路区，其中：所述电容器形成在清除所述存储单元区中的所述多个介电膜中的某些膜而形成的沟槽中，所述电容器的存储电极形成在一凹部中，电容器介电膜和平板电极形成在所述存储电极上方；且所述外围电路区中的所述多个介电膜之一的上表面延伸到所述存储单元区，并与所述电容器的所述存储电极的外侧面相接触。 | ||
| 地址 | 日本东京 | ||