| 主权项 |
1.一种降低多层电路板层数之方法,该多层电路板具多数导电讯号层,用于至和从安装在多层电路板一表面上之至少一电子零件加以路由电气讯号,该方法包含下列步骤:在从多层电路板表面延伸至多数导电讯号层之至少其中一层的多层电路板中形成多数导电穿孔;安排表面使得一组至少两电源/接地接脚电连接至一穿孔以产生一通道之至少一部份在多数导电讯号层之至少第一层上,该通道之部份被实位在至少两电源/接地接脚之至少之一下方且邻近穿孔;和经由多数导电讯号层之第一层上之通道之部份,路由至少一电气讯号路径。2.如申请专利范围第1项之方法,更包含形成穿孔(via),作为一通孔(thoruyh hole)之步骤。3.如申请专利范围第1项之方法,其中至少一额外组之至少两电源/接地接脚电连接至对应穿孔且安排以产生至少通道之第二部份在至少多数导电讯号层之第一层上,通道之第二部份实质位在至少一额外组之至少两电源/接地接脚之至少一电源/接地接脚之下方且邻近对应穿孔以加长通道。4.如申请专利范围第1项之方法,更包含产生穿孔,作为一微穿孔之步骤。5.如申请专利范围第1项之方法,更包含在多数导电讯号层之第二层上产生一通道之步骤。6.如申请专利范围第5项之方法,更包含经由多数讯号层之第二层上之通道,路由至少电气讯号路径之步骤。7.如申请专利范围第1项之方法,更包含在从多层电路板表面延伸至多数导电讯号层之第一层之多层电路板中形成额外导电穿孔之步骤,额外之导电穿孔被安排成使得在第一多数导电穿孔下方之多数导电讯号层之第二层中形成一通道。8.如申请专利范围第1项之方法,更包含以至少一电介体层分离多数导电讯号层之步骤。9.如申请专利范围第1项之方法,更包含为了构成具有一预选宽度之通道之部份而安排多数导电穿孔之步骤。10.如申请专利范围第1项之方法,更包含为了构成一预选形状通道之部份而安排多数导电穿孔之步骤,该形状为矩形,方形、圆形、及对角形之一。11.如申请专利范围第1项之方法,更包含经由清晰可见通道处之多数讯号层上之通道路由多数电气讯号路径之步骤。12.如申请专利范围第1项之方法,更包含经由通道之部份,在一晶片封装中央产生一开口之步骤。13.如申请专利范围第1项之方法,更包含以至少一导电电源/接地层分离至少某些多数导电讯号层之步骤。14.一种增进式之多层电路板,该多层电路板具多数导电讯号层,用于至和从安装在多层电路板一表面上之至少一电子零件加以路由电气讯号,该多层电路板包含:在从多层电路板表面延伸至多数导电讯号层之至少其中一层的多层电路板申之多数导电穿孔;安排表面使得一组之至少两电源/接地接脚电连接至一穿孔以产生一遍,道之至少一部份在多数讯号层之第一层上,该通道之部份实质位在至少两电源/接地接脚之一之下方且邻近该穿孔;和经由多数导电讯号层之第一层上之通道之部份加以路由之一电气讯号路径。15.如申请专利范围第14项之多层电路板,其中,该穿孔为通孔。16.如申请专利范围第14项之多层电路板,更包含至少一额外组之至少两电源/接地接脚电连接至对应穿孔且安排以产生至少通道之第二部份在至少多数导电讯号层之第一层上,通道之第二部份实质位在至少一额外组之至少两电源/接地接脚之至少一电源/接地接脚之下方且邻近对应穿孔以加长通道。17.如申请专利范围第14项之多层电路板,其中该穿孔为微穿孔。18.如申请专利范围第14项之多层电路板,在多数讯号层之第二层上更包含一通道。19.如申请专利范围第18项之多层电路板,更包含经由多数导电讯号层第二层上之通道加以路由至少电气讯号。20.如申请专利范围第14项之多层电路板,更包含在从多层电路板表面延伸至多数导电讯号层之第一层之多层电路板中之额外导电穿孔,额外之导电穿孔被安排成使得在第一多数导电穿孔下方之多数导电讯号层之第二层中形成一通道。21.如申请专利范围第14项之多层电路板,更包含一将多数导电讯号层分离在一旁之至少一电介体层。22.如申请专利范围第14项之多层电路板,更包含为了构成具有一预选宽度之通道之部份而安排之多数导电穿孔。23.如申请专利范围第14项之多层电路板,更包含分离至少某些多数导电讯号层之至少一导电电源/接地层。图式简单说明:第1图为根据本发明一多层印刷电路板之侧截面图。第2图表示一具有152支接脚电子零件之表面粘着格阵列之封装之安排。第3图表示第2图中所示安排上层电源/接地及讯号接脚之一象限(即,右上象限)。第4A图表示穿孔置放及接脚连结后之第3图象限。第4B图表示相当于第4A图接地(表面)平面层部位之一多层印刷电路板截面图。第5A图表示第1图中所示多层印刷电路板之第一讯号层部位。第5B图表示相当于第6A图讯号层部位之一多层印刷电路板截面图。第6A图表示第1图中所示多层印刷电路板之第一讯号层部位之通道路由。第6B图表示相当于第4A图讯号层部位之一多层印刷电路板截面图。第7A图表示第1图中所示多层印刷电路板之第二讯号层部位。第7B图表示相当于第7A图第二讯号层部位之一多层印刷电路板截面图。第8图表示使用习知穿孔图样之假设性第三讯号层。第9图表示多层板之所有四个象限,其中,右上方为一通道化象限。第10图表示依序使电源接脚变成两倍之多,在第1图中所示之多层印刷电路板一表面上产生一自由通道。第11图表示第1图中多层印刷电路板之一通道化象限。 |
