| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 本发明的涉及具备电容器，特别是具备MIM(金属－绝缘体－金属)电容器的半导体器件及其制造方法。本发明的课题是实现可以容易地实现容量密度的增加的MIM电容器。本发明的MIM电容器，具备：下部电极(1)；在下部电极1的上方设置的，以钽氧化物或铌氧化物位主要成分的，在部分上含有凸部的第1电介质膜(2)；设置在第1电介质膜(2)的凸部上方的上部电极(3)；设置在下部电极(1)与第1电介质膜(2)之间，介电常数比第1电介质膜(2)小的第2电介质膜(4)；设置在上部电极(3)与第1电介质膜(2)的凸部之间的，介电常数比第1电介质膜(2)小的第3电介质膜(5)。 | ||
| 申请公布号 | CN1525563A | 申请公布日期 | 2004.09.01 |
| 申请号 | CN200410006097.3 | 申请日期 | 2004.02.27 |
| 申请人 | 株式会社东芝 | 发明人 | 清利正弘 |
| 分类号 | H01L27/01;H01L21/00 | 主分类号 | H01L27/01 |
| 代理机构 | 北京市中咨律师事务所 | 代理人 | 段承恩;陈海红 |
| 主权项 | 1.一种半导体器件，其特征在于：具备：半导体衬底，和在上述半导体衬底的上方设置的电容器，上述电容器，具备：含有金属的下部电极，在上述下部电极的上方设置的，含有钽氧化物或铌氧化物的，在上表面上含有凸部的第1电介质膜，在上述第1电介质膜的上述凸部的上方设置的，含有金属的上部电极，在上述下部电极和上述电介质膜之间设置的，介电常数比上述第1电介质膜小的第2电介质膜，在上述第1电介质膜的上述凸部与上述上部电极之间设置的，介电常数比上述第1电介质膜小的第3电介质膜。 | ||
| 地址 | 日本东京都 | ||