记忆模组、测试系统及测试一或复数记忆模组的方法

摘要

本案是关于一种集成记忆模组，其具有一记忆单元以及一自身测试电路，该自身测试电路用以获得测试资料与测试位址而在该记忆单元中测试记忆区域，以及取决于一缺陷的侦测，用以产生缺陷资料，其中一测试电路被提供以自一或复数待测试的可连接记忆模组，接收缺陷资料，且被提供以取决于分配至该记忆单元的位址而储存所接收的缺陷资料。

主权项

1.一种集成记忆模组(2)，其具有一记忆单元(5)以及一自身测试电路(21)，该自身测试电路(21)用以获得测试资料与测试位址，而在该记忆单元(5)中测试记忆区域，以及取决于一缺陷的侦测，用以产生缺陷资料，其中提供一测试电路(7)以自一或复数待测试的可连接记忆模组(3)，接收缺陷资料，且提供用以取决于分配至该记忆单元(5)的位址，而储存所接收的缺陷资料。