发明名称 半导体集成电路测试装置及半导体集成电路制造方法
摘要 本发明提出了无需特别开发外部测试机而能够简单且快捷地进行测试的半导体集成电路的测试装置,以及采用该装置的半导体集成电路的制造方法。半导体集成电路的数字电路的测试装置,配置在与半导体集成电路进行信号交换的测试电路板附近。测试辅助装置设有:用以存储对应于多个测试项目的多个测试模式数据的测试模式存储器,以及被写入从多个测试模式数据中选择的测试模式数据的测试模式信号发生器。从测试模式存储器中读出被选择的测试模式数据的操作和将该数据写入测试模式信号发生器的操作,均由控制部加以控制。
申请公布号 CN1525187A 申请公布日期 2004.09.01
申请号 CN200310103609.3 申请日期 2003.10.27
申请人 株式会社瑞萨科技 发明人 森长也;船仓辉彦;花井寿佳
分类号 G01R31/28;G01R31/317;H03M1/10 主分类号 G01R31/28
代理机构 中国专利代理(香港)有限公司 代理人 杨凯;叶恺东
主权项 1.一种半导体集成电路的测试装置,其特征在于:设有与被测试半导体集成电路进行信号交换的测试电路板以及配置在该测试电路板附近并与所述测试电路板连接的测试辅助装置;该测试辅助装置具有对被测试半导体集成电路所包含的数字电路进行测试的数字电路测试功能;所述测试辅助装置设有,存储与用于所述数字电路的测试的多个测试项目对应的多个测试模式数据的测试模式存储器,被写入从所述测试模式存储器所存储的多个测试模式数据中选择的测试模式数据的测试模式信号发生器,以及对把从所述测试模式存储器所存储的多个测试模式数据中读出被选择的测试模式数据的操作和把该被选择的测试模式数据写入到所述测试模式信号发生器的操作加以控制的控制部;所述测试辅助装置,基于写入到所述测试模式信号发生器的测试模式数据,产生对被测试半导体集成电路的测试输入模式信号,并基于该测试输入模式信号来判定从被测试半导体集成电路输出的测试输出模式信号,从而进行被测试半导体集成电路的数字电路的测试。
地址 日本东京都