| 主权项 |
1.一种形成一多晶矽尖端以改良一记忆体单元的抹除效率之方法,系包括有:提供一混合闸极介电层于一基板上,该基板系包括有在一第二闸极介电层下的一第一闸极介电层,其中该第二闸极介电层可选择性地蚀刻掉,直到该第一闸极介电层;形成一闸极叠层覆盖于该混合闸极介电层上;以一罩幕覆盖该闸极叠层的一侧壁部份,且蚀刻掉未被该罩幕覆盖的该闸极叠层另一侧部份上的该第二闸极介电层,藉以未被该罩幕覆盖的该侧壁部份上的该闸极叠层一下切部份,系形成于该第二闸极介电层中;移除该罩幕;及之后形成多晶矽间隙壁于该闸极叠层的侧壁上,其中该多晶矽间隙壁之一填充该下切部份,藉以形成该多晶矽尖端,以改良该记忆体单元的该抹除效率。2.如申请专利范围第1项所述之方法,其中该第一闸极介电层系包括有二氧化矽,且具有一个厚度在90到110埃之间。3.如申请专利范围第1项所述之方法,其中该第二闸极介电层系包括有氮化矽,且具有一个厚度在35到65埃之间。4.如申请专利范围第1项所述之方法,其中形成该闸极叠层的该步骤系包括有:沈积一第一多晶矽层覆盖于该混合闸极介电层上;沈积一内多晶矽介电层覆盖于该第一多晶矽层上;沈积一第二多晶矽层覆盖于该内多晶矽介电层上;沈积一硬罩幕覆盖于该第二多晶矽层上;及图案化该第一多晶矽层、该内多晶矽介电层及该硬罩幕,以形成该闸极叠层。5.如申请专利范围第1项所述之方法,尚包括有:形成源极及汲极区于该基板中,且相邻该闸极叠层。6.如申请专利范围第4项所述之方法,其中该多晶矽层系形成一浮置闸极,且其中该第二多晶矽层系形成一控制闸极。7.如申请专利范围第4项所述之方法,其中该第一多晶矽层系为临场掺杂。8.如申请专利范围第1项所述之方法,其中该下切部在该闸极叠层下延伸150到250埃之间。9.如申请专利范围第6项所述之方法,其中该多晶矽间隙壁系藉由该浮置闸极的扩散而掺杂。10.如申请专利范围第1项所述之方法,其中该多晶矽尖端系在该闸极叠层中的一浮置闸极下,藉以改良开记忆体单元的抹除特性。11.一种形成一多晶矽尖端以改良一记忆体单元抹除效率之方法,系包括有:提供一混合闸极介电层于一基板上,该基板系包括有在一第二闸极介电层下的一第一闸极介电层,其中该第二闸极介电层可选择性地蚀刻掉,直到该第一闸极介电层;形成一闸极叠层覆盖于该混合闸极介电层,其中该闸极介电层系包括有一控制闸极覆盖于一浮置闸极;以一罩幕覆盖该闸极叠层的一侧壁部份,且蚀刻掉未被该罩幕覆盖的该闸极叠层另一侧部份上的该第二闸极介电层,藉以未被该罩幕覆盖的该侧壁部份上的该浮置闸极一下切部份,系形成于该第二闸极介电层中;移除该罩幕;及之后,形成多晶矽间隙壁于该闸极叠层的侧壁上,其中该多晶矽间隙壁之一填充该下切部份,藉以形成该多晶矽尖端,以改良该记忆体单元的该速度。12.如申请专利范围第11项所述之方法,其中该第一闸极介电层系包括有二氧化矽,且具有一个厚度在90到110埃之间。13.如申请专利范围第11项所述之方法,其中该第二闸极介电层系包括有氮化矽,且具有一个厚度在35到65埃之间。14.如申请专利范围第11项所述之方法,其中形成该闸极叠层的该步骤系包括有:沈积一第一多晶矽层覆盖于该混合闸极介电层上;沈积一内多晶矽介电层覆盖于该第一多晶矽层上;沈积一第二多晶矽层覆盖于该内多晶矽介电层上;沈积一硬罩幕覆盖于该第二多晶矽层上;及图案化该第一多晶矽层、该内多晶矽介电层,该第二多晶矽层、及该硬罩幕,以形成该闸极叠层,其中该第一多晶矽层形成该浮置闸极,且其中该第二多晶矽层系形成该控制闸极。15.如申请专利范围第11项所述之方法,尚包括有:形成源极及汲极区于该基板中,且相邻该闸极叠层。16.如申请专利范围第14项所述之方法,其中该第一多晶矽层系为临场掺杂。17.如申请专利范围第11项所述之方法,其中该下切部在该闸极叠层下延伸150到250埃之间。18.如申请专利范围第11项所述之方法,其中该多晶矽间隙壁系藉由该浮置闸极的扩散而掺杂。19.一种形成一多晶隙尖端以改良一记忆体单元的速度之方法,系包括有:提供一第一闸极介电层于一基板上;沈积一第二闸极介电层覆盖于该第一闸极介电层上;形成一浮置闸极覆盖于该第二闸极介电层上;以一罩幕覆盖该浮置闸极的一侧壁部份,且蚀刻掉未被该罩幕覆盖的该第二闸极介电层,藉以该浮置闸极的一下切部,系形成于该第二闸极介电层中;移除该罩幕;及之后形成多晶矽间隙壁于该浮置闸极的侧壁上,其中该多晶矽间隙壁之一填充该下切部,藉以形成该多晶矽尖端,以改良该记忆体单元的该速度。20.如申请专利范围第19项所述之方法,其中该第按二闸极介电层可选择性地蚀刻掉,直到该第一闸极介电层。21.如申请专利范围第19项所述之方法,其中该第一闸极介电层系包括有二氧化矽,且具有一个厚度在90到110埃之间。22.如申请专利范围第19项所述之方法,其中该第二闸极介电层系包括有氮化矽,且具有一个厚度在35到65埃之间。23.如申请专利范围第19项所述之方法,尚包括有:形成一控制闸极覆盖于该浮置闸极上,且藉由一内多晶矽层而与该浮置闸极隔离;及形成源极及汲极区于该基板中,且相邻该浮置闸极。24.如申请专利范围第19项所述之方法,其中该下切部在该闸极叠层下延伸150到250埃之间。25.如申请专利范围第19项所述之方法,其中该多晶矽间隙壁系藉由该浮置闸极的扩散而掺杂。图式简单说明:第1图到第6图系说明本发明一较佳实施例之横剖面图。第7图系说明藉由本发明之制程所制造一完成的EEPROM元件之横剖面图。 |
