发明名称 |
具有可重配置高速缓存的数字信号处理器 |
摘要 |
一种具有可重配置高速缓存的数字信号处理器,属于数字信号处理技术领域。设置一个特定的高速缓存重配置寄存器18,来确定当前的所用的高速缓存的容量,高速缓存地址发生器根据高速缓存重配置寄存器的信息,屏蔽相应的高速缓存地址位,使用本发明的数字信号处理器,程序可以运行在16K,8K,4K等高速缓存环境下,用户可以从最小的高速缓存大小开始尝试运行程序,从小到大,评估应用程序在不同的高速缓存大小的基础上的执行效率,然后考虑每一种高速缓存的成本,找到最优的性价比。 |
申请公布号 |
CN1521632A |
申请公布日期 |
2004.08.18 |
申请号 |
CN03115376.3 |
申请日期 |
2003.02.13 |
申请人 |
上海汉芯半导体科技有限公司 |
发明人 |
陈进 |
分类号 |
G06F12/00;G06F13/14;G06F9/30 |
主分类号 |
G06F12/00 |
代理机构 |
上海交达专利事务所 |
代理人 |
王锡麟 |
主权项 |
1.一种具有可重配置高速缓存的数字信号处理器,主要包括:程序控制单元(1)、.地址发生器单元(2)、指令译码单元(3)、数字数据处理单元(4),其特征在于还包括:片内数字数据存储器(6)、片外数字数据存储器(7)、高速缓存地址发生器(15)、高速缓存重配置寄存器(18),指令译码单元(3)连接到程序控制单元,程序控制单元(1)连接到地址发生单元、指令译码单元(3)和数字数据处理单元(4),数字数据处理单元(4)双向连接到片内数字数据存储器(6),地址发生器单元(2)由地址总线连接到片内数字数据存储器(6),同时片内数字数据存储器(6)由数据总线连接到地址发生器单元(2)、指令译码单元(3)和数字数据处理单元(4),片内数字数据存储器(6)和片外数字数据存储器(7)相连,数字数据总线与数字数据存储器(6)相连,程序控制单元(1)根据所述指令生成控制所述数字信号处理器的其他单元的操作的命令信号,设置一个特定的高速缓存重配置寄存器18,来确定当前的所用的高速缓存的容量,高速缓存地址发生器(15)根据高速缓存重配置寄存器(18)的信息,来屏蔽相应的高速缓存地址位,在直接映像的高速缓存结构中,把高速缓存地址的最几高位设置成0或1,容量减少一半就设置最高1位,再减少一半就在设置最高的第2位,依此类推。 |
地址 |
201109上海市剑川路468号 |