| 主权项 |
1.一种半导体制程,包括:提供一基底,该基底具有一垫氧化层,且该基底包括一记忆胞区以及一周边电路区;于该记忆胞区中形成复数个图案化埋入式汲极区;于该周边电路区形成复数个沟渠;去除该垫氧化层;于该沟渠表面以及该基底上形成一氧化矽/氮化矽/氧化矽层;于该基底上形成一图案化导体层,其中于该记忆胞区之该图案化导体层大致垂直于该些图案化埋入式汲极区;于该基底上形成一绝缘层;以该图案化导体层为中止层,平坦化该绝缘层;去除该周边电路区之该些图案化导体层;进行一井植入制程,以于该周边电路区形成复数个井;以及去除暴露出之该氧化矽/氮化矽/氧化矽层。2.如申请专利范围第1项所述之半导体制程,其中于该周边电路区形成该些沟渠之步骤,包括:于该基底上形成一光阻层,以暴露出该周边电路区中的部分该垫氧化层;去除暴露出之该垫氧化层,以形成复数个开口;以及蚀刻该些开口中的该基底。3.如申请专利范围第1项所述之半导体制程,更包括于该记忆胞区之该些图案化导体层上形成一自行对准金属矽化层。4.如申请专利范围第1项所述之半导体制程,其中该图案化导体层之材质包括多晶矽。5.如申请专利范围第1项所述之半导体制程,其中该些井包括n型井。6.如申请专利范围第1项所述之半导体制程,其中该些井包括p型井。7.如申请专利范围第1项所述之半导体制程,其中该绝缘层包括氧化层。8.一种半导体制程,包括:提供一基底,该基底具有一垫氧化层,且该基底包括一记忆胞区、一周边电路区以及一动态随机存取记忆体区;于该记忆胞区中形成复数个图案化埋入式汲极区;于该周边电路区以及该动态随机存取记忆体区中形成复数个沟渠;去除该垫氧化层;于该沟渠表面以及该基底上形成一氧化矽/氮化矽/氧化矽层;于该基底上形成一图案化多晶矽层,其中于该记忆胞区之该图案化多晶矽层大致垂直于该些图案化埋入式汲极区,以及该图案化多晶矽层填满该动态随机存取记忆体区之该些沟渠;于该基底上形成一绝缘层;平坦化该绝缘层;去除该周边电路区之该些图案化多晶矽层;进行一井植入制程,以于该周边电路区形成复数个井;去除暴露出之该氧化矽/氮化矽/氧化矽层;以及于该记忆胞区之该些图案化多晶矽层上形成一金属矽化层。9.如申请专利范围第8项所述之半导体制程,其中于该周边电路区以及该动态随机存取记忆体区中形成该些沟渠之步骤,包括:于该基底上形成一光阻层,以暴露出该周边电路区以及该动态随机存取记忆体区中的部分该垫氧化层;去除暴露出之该垫氧化层,以形成复数个开口;以及蚀刻该些开口中的该基底。10.如申请专利范围第8项所述之半导体制程,更包括于该记忆胞区之该些图案化导体层上形成一自行对准金属矽化层。11.如申请专利范围第8项所述之半导体制程,其中该图案化导体层之材质包括多晶矽。12.如申请专利范围第8项所述之半导体制程,其中该些井包括n型井。13.如申请专利范围第8项所述之半导体制程,其中该些井包括p型井。14.如申请专利范围第8项所述之半导体制程,其中该绝缘层包括氧化层。图式简单说明:第1A图~1G图是依照本发明之一较佳实施例之同时形成记忆胞区及周边电路区的制造流程剖面示意图。 |
