| 主权项 |
1.一种制造具有氧化矽/氮化矽/氧化矽层的半导体 元件之方法,包括: 于一基底之一表面上形成一多层膜,该多层膜包括 一氧化矽第一层、一氮化矽中间层以及一氧化矽 顶层,该氧化矽顶层具有一暴露面;以及 暴露该暴露面于一含氮自由基电浆中,以于该暴露 面上形成氧化物的一氮化层。 2.如申请专利范围第1项所述之方法,其中该氮化层 之厚度在1~10埃之间。 3.如申请专利范围第1项所述之方法,其中该氮化层 包括SixOyNz。 4.如申请专利范围第1项所述之方法,其中暴露该暴 露面于该含氮自由基电浆中时,该基底之温度在摄 氏600~900度之间。 5.如申请专利范围第1项所述之方法,其中暴露该暴 露面于该含氮自由基电浆中时,该基底之温度在摄 氏600~900度之间并持续120~180秒。 6.如申请专利范围第1项所述之方法,暴露该暴露面 于该含氮自由基电浆中之后,更包括使用包括SC1的 一清洁剂清洁该基底,且该氮化层会暴露于该清洁 剂中。 7.如申请专利范围第1项所述之方法,暴露该暴露面 于该含氮自由基电浆中之后,更包括使用包括氟化 氢的一清洁剂清洁该基底,且该氮化层会暴露于该 清洁剂中。 8.如申请专利范围第1项所述之方法,暴露该暴露面 于该含氮自由基电浆中之后,更包括使用会伤害二 氧化矽的一清洁剂清洁该基底,且该氮化层会暴露 于该清洁剂中。 9.如申请专利范围第1项所述之方法,暴露该暴露面 于该含氮自由基电浆中之后,更包括: 使用会伤害二氧化矽的一清洁剂清洁该基底,且该 氮化层会暴露于该清洁剂中;以及 于该基底中的一区域上形成一闸氧化层。 10.如申请专利范围第1项所述之方法,暴露该暴露 面于该含氮自由基电浆中之后,更包括: 使用会伤害二氧化矽的一清洁剂清洁该基底,且该 氮化层会暴露于该清洁剂中;以及 于该基底上形成一导体层,该导体层与该氮化层相 接触。 11.一种制造一积体电路元件之方法,包括: 于一基底之一表面上形成一膜,该膜包括一氧化矽 顶层,该氧化矽顶层具有一暴露面; 暴露该暴露面于一含氮自由基电浆中,藉以于该暴 露面上形成氧化物的一氮化层; 使用一清洁剂清洁该基底,且该氮化层会暴露于该 清洁剂中;以及 于该基底上的区域中形成一闸氧化层。 12.如申请专利范围第11项所述之方法,其中该氮化 层之厚度在1~10埃之间。 13.如申请专利范围第11项所述之方法,其中该氮化 层包括SixOyNz。 14.如申请专利范围第11项所述之方法,其中暴露该 暴露面于该含氮自由基电浆中时,该基底之温度在 摄氏600~900度之间。 15.如申请专利范围第11项所述之方法,其中暴露该 暴露面于该含氮自由基电浆中时,该基底之温度在 摄氏600~900度之间并持续120~180秒。 16.如申请专利范围第11项所述之方法,其中清洁该 基底所使用的该清洁剂包括SC1。 17.如申请专利范围第11项所述之方法,其中清洁该 基底所使用的该清洁剂包括氟化氢。 18.如申请专利范围第11项所述之方法,使用该清洁 剂清洁该基底之后,更包括于该基底上形成一导体 层,该导体层与该氮化层相接触。 19.如申请专利范围第11项所述之方法,其中该氮化 层具有一厚度,足以保护该氧化矽顶层不受该清洁 剂的损害。 20.一种制造一积体电路记忆元件之方法,包括: 在一记忆阵列区中的一基底之一表面上形成一多 层膜,该多层膜包括一氧化矽第一层、一氮化矽中 间层以及一氧化矽顶层,该氧化矽顶层具有一暴露 面; 暴露该暴露面于一含氮自由基电浆中,藉以于该暴 露面上形成氧化物的一氮化层,该氮化层之厚度在 1~10埃之间; 使用一清洁剂清洁该基底,且该氮化层会暴露于该 清洁剂中; 在该记忆阵列区外的该基底上的区域中形成一闸 氧化层; 于该基底上形成一导体层,该导体层与该氮化层以 及与该闸氧化层相接触;以及 图案化该导体层。 21.如申请专利范围第20项所述之方法,其中该氮化 层包括SixOyNz。 22.如申请专利范围第20项所述之方法,其中暴露该 暴露面于该含氮自由基电浆中时,该基底之温度在 摄氏600~900度之间。 23.如申请专利范围第20项所述之方法,其中其中暴 露该暴露面于该含氮自由基电浆中时,该基底之温 度在摄氏600~900度之间并持续120~180秒。 24.如申请专利范围第20项所述之方法,其中清洁该 基底所使用的该清洁剂包括SC1。 25.如申请专利范围第20项所述之方法,其中清洁该 基底所使用的该清洁剂包括氟化氢。 图式简单说明: 第1图是包含氧化矽/氮化矽/氧化矽层的积体电路 简图; 第2图是依照本发明受到远端电浆氮化处理的氧化 矽/氮化矽/氧化矽层之示意图; 第3图是适用于本发明之远端电浆氮化制程的步骤 流程图; 第4图是在对第1图所示的包含氧化矽/氮化矽/氧化 矽层的积体电路进行远端电浆氮化制程后所施行 的一清洁步骤示意图; 第5图是在第4图所示之清洁步骤后在积体电路上 之闸氧化层的形成示意图;以及 第6图是在闸氧化层形成后之闸极/控制闸极电极( gate/control gate electrodes)的形成示意图。 |
