发明名称 制作DRAM的存储单元的方法
摘要 一种制作DRAM的存储单元的方法,于一硅基底中形成由一第一与一第二沟渠上、下堆叠所构成的双镶嵌沟渠;随后于该第二沟渠内的该硅基底中形成一埋藏电极,并于该埋藏电极与该第二沟渠内的该硅基底表面分别形成一电极介电层以及一颈介电层;然后于该第二沟渠中形成一埋藏式导电带,并于该埋藏式导电带上方形成一沟渠上氧化层;最后调整该存储单元的MOS晶体管的起始电压,并形成该MOS晶体管的源极/漏极以及栅极;本发明利用双镶嵌沟渠结构,先形成一开口较大的第一沟渠,再形成一开口较小的第二沟渠,因此可进一步缩小第二沟渠的线宽而不会受到曝光解析度的限制;此外,与知技术相较,本发明的第一沟渠有一较大的线宽,因此在蚀刻第一沟渠的过程中,能有一更好的控制,并形成一形状均匀的第一沟渠,因此第一沟渠中的栅极将会有一更稳定的通道长度,有效提升产品的可靠度。
申请公布号 CN1519916A 申请公布日期 2004.08.11
申请号 CN03100649.3 申请日期 2003.01.20
申请人 联华电子股份有限公司 发明人 阮弼群
分类号 H01L21/8242 主分类号 H01L21/8242
代理机构 北京三友知识产权代理有限公司 代理人 陈红
主权项 1.一种动态随机存取存储器(DRAM)的存储单元的制作方法,其特征是:该制作方法包含有下列步骤:提供一硅基底;形成一双镶嵌沟渠于该硅基底中,且该双镶嵌沟渠由该硅基底中的一第一沟渠以及一第二沟渠上、下堆叠所构成;于该第二沟渠内的该硅基底中形成一埋藏电极;于该埋藏电极表面形成一电极介电层;于该第二沟渠内的该硅基底表面形成一颈介电层;于该第二沟渠中形成一埋藏式导电带;于该埋藏式导电带上方形成一沟渠上氧化层;调整该存储单元的MOS晶体管的起始电压;形成该MOS晶体管的源极与漏极;以及于该第一沟渠中形成该MOS晶体管的栅极。
地址 台湾省新竹市