电阻性记忆体元件之双回路感测设计

摘要

一种用于感测一电阻性记忆体元件之电阻状态的方法和装置，包括产生一与一记忆体单元的电阻有关的第一电流。该第一电流在第一感测时间被加入一第二电流，并在第二感测时间从一第三电流中扣除。随时间经过使用一电容器整合该第一，第二和第三电流，并且使用一时脉计数器计时该电容器上所产生的电压信号。然后使该时脉计数器数位输出的一时间平均值与该记忆体单元的电阻有关，并且因而与该电阻性记忆体元件的电阻状态有关。