高压集成电路制造工艺

摘要

本发明涉及一种高压集成电路制造工艺，其特点是包括以下步骤：1.选择衬底材料；2.在衬底材料形成氧化层后形成P型埋层区域；3.漂光二氧化硅后生长外延层；4.在外延后生长氧化层，经光刻构图预注入氧化层后形成上隔离；5.生长氧化层经光刻构图预注入氧化层后形成P－区域和P阱区域；6.P阱推进后，进行P环区域的光刻，预注入氧化形成P+环；7.P环推进后，淀积多晶硅且磷注入，经光刻和刻蚀形成第一层多晶的区域；8.第一层多晶刻蚀后，再淀积氧化层形成栅氧化，成为第一层多晶与第二层多晶之间介质层；9.淀积第二层多晶，分别进行P+区域、N+区域、接触孔区域的构图，形成第二层多晶与铝线之间介质层。由此本发明能使器件耐高压。

主权项

1.一种高压集成电路制造工艺，其特征在于包括以下步骤：第一，衬底材料选择步骤；第二，形成P型埋层步骤，在衬底材料形成氧化层，形成P型埋层的区域；第三，外延的生长步骤，漂光二氧化硅后，生长外延层；第四，上隔离的形成步骤，在外延后生长氧化层，经光刻构图，预注入氧化层后形成；第五，P-区域和P阱区域的形成步骤，生长氧化层经光刻构图，预注人氧化层形成；第六，P+环的形成步骤，P阱推进后，进行P环区域的光刻，预注入氧化形成；第七，第一层多晶的区域的选择步骤，在P环推进后，淀积多晶硅且磷注入，经光刻和刻蚀形成；第八，第一层多晶与第二层多晶之间介质层的选择步骤，第一层多晶刻蚀后，再淀积氧化层，形成栅氧化；第九，第二层多晶与铝线之间介质的选择步骤，淀积第二层多晶，分别进行P+区域、N+区域、接触孔区域的构图形成。