发明名称 |
集成电路及其制造方法 |
摘要 |
一种使半导体结构平面化的方法,半导体结构包括一具有高外观比率外形的第一表面区和一具有低外观比率外形的第二表面区。一流动材料沉积在结构的第一和第二表面区上。材料的一部分填入高外观比率外形的间隙内,从而在高外观比率外形上形成一基本上是平的表面。一掺杂层形成于流动材料之上。掺杂层沉积在高外观比率区和低外观比率区上。低外观比率区的上表面部分比流动材料的上表面部分高。第一和第二表面部分的上部被移去。 |
申请公布号 |
CN1158704C |
申请公布日期 |
2004.07.21 |
申请号 |
CN98107770.6 |
申请日期 |
1998.04.29 |
申请人 |
西门子公司 |
发明人 |
马赛厄斯·伊尔克;德克·托本;彼得·韦甘德 |
分类号 |
H01L21/768;H01L21/8242;H01L21/316 |
主分类号 |
H01L21/768 |
代理机构 |
北京市柳沈律师事务所 |
代理人 |
陶凤波 |
主权项 |
1.一种用于使半导体结构平面化的方法,该半导体结构包括一具有高外观比率外形的第一表面区和一具有低外观比率外形的第二表面区,高、低外观比率外形在基底的表面上具有不同的高度,这种方法包括以下步骤:在基底的第一和第二表面区上沉积一流动材料,材料的一部分填入高外观比率外形的间隙内,在高外观比率外形上形成一平坦的表面;和在沉积的流动材料上覆盖一掺杂层,掺杂层形成于高外观比率区和低外观比率区上,低外观比率区上掺杂层的上表面部分比沉积的流动材料的上表面部分高;和除去第一和第二表面部分上掺杂层的上表面部分,形成一掺杂层,它在高、低外观比率外形上的表面是平坦的。 |
地址 |
联邦德国慕尼黑 |