对高速缓存界线进行更名的装置与方法

摘要

本发明涉及一种能够对高速缓存界线进行排他性分配与更名的微处理器装置及方法。该装置包含转译逻辑和执行逻辑。该转译逻辑将一分配与更名的指令转译为一微指令序列，用以命令一微处理器分配一第一高速缓存界线于排他状态，并将一第二高速缓存界线中的内容复制至该第一高速缓存界线。该执行逻辑耦接至该转译逻辑，该执行逻辑接收该微指令序列，并对内存总线发布要求该第一高速缓存界线为排他状态的作业。在得到排他权的授权后，该执行逻辑将该第二高速缓存界线中的内容复制至该第一高速缓存界线。

主权项

1.一种微处理器装置，用以实现一内存复制运算，此装置包含：一转译逻辑，组态成将一分配与更名指令转译成一微指令序列，用以命令一微处理器分配一处于排他状态的第一高速缓存界线，并将一第二高速缓存界线的内容复制至该第一高速缓存界线；以及一执行逻辑，是耦接至该转译逻辑，组态成接收该微指令序列，并且组态成发出作业至一内存总线，以要求处于该排他状态的该第一高速缓存界线且组态成复制该第二高速缓存界线的该内容至该第一高速缓存界线。