一种锁相环的频率锁定检测电路

摘要

本发明提供一种锁相环的频率锁定检测电路，包括两个由N个两分频器组成的两分频器组，比较脉冲发生器和上升沿触发器；第一两分频器组用于产生输入信号的分频信号，其中每一个两分频器的输出分频信号都输入至比较脉冲发生器；比较脉冲发生器用于将第一两分频器组输出的N个分频信号进行逻辑运算，得到一个具有一定脉宽的比较脉冲波形，输出到上升沿触发器的输入端；第二两分频器组的输入信号经过N个分频器分频后的信号分别输出到第一分频器组各个两分频器的复位端以及上升沿触发器的时钟端；上升沿触发器的输出信号是频率锁定检测信号。本发明结构简单，并且采用两分频器作为基本单元，可靠性高，易于实现，有利于减少电路版图面积。

主权项

1、一种锁相环的频率锁定检测电路，其特征在于，包括两个由N个两分频器(101)组成的两分频器组(10a、10b)，比较脉冲发生器(11)和上升沿触发器(12)；所述第一两分频器组(10a)的输入信号是锁相环的输出反馈时钟，用于产生输入信号的分频信号，其中每一个两分频器(101)的输出分频信号都输入至所述比较脉冲发生器(11)；所述比较脉冲发生器(11)，用于将所述第一两分频器组(10a)输出的N个分频信号进行逻辑运算，得到一个具有一定脉宽的比较脉冲波形，输出到所述上升沿触发器(12)的输入端；所述第二两分频器组(10b)的输入信号是参考时钟，复位信号是系统的复位信号，经过N个两分频器(101)分频后的信号分别输出到所述第一分频器组(10a)各个两分频器(101)的复位端以及所述上升沿触发器(12)的时钟端；所述上升沿触发器(12)的输出信号是频率锁定检测信号。