发明名称 | 锁相环电路和用它装备的再生装置 | ||
摘要 | 一种锁相环(PLL)电路和用它装备的再生装置,其中PLL电路包括:比较装置,用于将输入信号与产生的时钟信号的相位进行比较,并产生相差信号和相位寄存器时钟;抽取装置,用于从相差信号中抽取低通信号;改变装置,根据低通信号抽取装置抽取的低通信号改变振荡频率;提供装置,用于提供改变振荡频率的改变装置的输出作为所述产生的时钟信号;以及检测装置,用于按照比较装置产生的相位寄存器时钟检测所述输入信号的损失,和在检测到所述输入信号的损失时,使抽取装置复位。本发明的装置可距原采用信号很远地控制时钟信号,因此,可在抽取到正常的时钟信号后加快PLL的同步操作。 | ||
申请公布号 | CN1156086C | 申请公布日期 | 2004.06.30 |
申请号 | CN97125377.3 | 申请日期 | 1997.11.29 |
申请人 | 索尼公司 | 发明人 | 安藤亮 |
分类号 | H03L7/085 | 主分类号 | H03L7/085 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 张志醒;陈景峻 |
主权项 | 1.一种锁相环电路,包括:比较装置,用于将输入信号与产生的时钟信号的相位进行比较,并产生相差信号和相位寄存器时钟;抽取装置,用于从所述相差信号中抽取低通信号;改变装置,根据所述低通信号抽取装置抽取的所述低通信号改变振荡频率;提供装置,用于提供所述改变振荡频率的改变装置的输出作为所述产生的时钟信号;以及检测装置,用于按照所述比较装置产生的相位寄存器时钟检测所述输入信号的损失,和在检测到所述输入信号的损失时,使所述抽取装置复位。 | ||
地址 | 日本东京都 |