发明名称 | 具有至少一只纳米电子元件的电路装置及其制法 | ||
摘要 | 安排在半导体衬底(S)内的至少一只CMOS元件是电路装置的部件。在半导体衬底(S)上安排覆盖CMOS元件的一绝缘层(1,2)。在绝缘层(1,2)之上安排纳米电子元件。至少一导电结构安排在绝缘层(1,2)内并用于连接纳米电子元件与CMOS元件。如果提供多只纳米电子元件,则它们优先组合成纳米电路块(N),其中,纳米电路块(N)各是如此小,以致其导线(B)的RC时间不大于1纳秒。 | ||
申请公布号 | CN1156006C | 申请公布日期 | 2004.06.30 |
申请号 | CN99816250.7 | 申请日期 | 1999.12.01 |
申请人 | 因芬尼昂技术股份公司 | 发明人 | W·雷斯纳;T·拉姆克;L·里施 |
分类号 | H01L27/06;H01L29/76 | 主分类号 | H01L27/06 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 马铁良;张志醒 |
主权项 | 1.一种具有纳米电子元件的电路装置,其中,~至少一只互补金属氧化物半导体CMOS元件是电路装置的部件并安排在半导体衬底(S)内,-覆盖该CMOS元件的绝缘层(1,2)安排在半导体衬底(S)上,-纳米电子元件安排在绝缘层(1,2)上,-在绝缘层(1,2)内至少安排用于连接纳米电子元件与CMOS元件的导电结构,-纳米电子元件分成多个纳米电路块(N),每一纳米电路块(N)包含把各纳米电路块(N)的纳米电子元件彼此连接的导线(B),其中,各个纳米电路块(N)是如此之小,以致其导线(B)的延迟时间不大于1纳秒,-CMOS元件是安排在半导体衬底(S)内的CMOS电路(C)的部件,-CMOS电路(C)是用于纳米电路块(N)的第一控制电路。-连接在纳米电路块(N)和CMOS电路(C)之间的第二控制电路(A)与每个纳米电路块(N)毗邻,-导电结构连接CMOS电路(C)和第二控制电路(A),-第二控制电路(A)把导线如此组合在纳米电路块(N)内,使得与第二控制电路(A)连接的导电结构数小于导线(B)数。 | ||
地址 | 德国慕尼黑 |