用于测试和修复的电路和方法

摘要

本发明的优选的示例实施方案涉及存储器测试过程，其中在芯片上提供电路，以允许存储的数据和期望的数据片上比较。该片上比较允许测试器以并行的方式传送期望的数据给多个芯片。在优选的实施方案中，在片上寄存器中一次存储与失败存储单元相应的至多一个地址——仅有一个列地址——，其中每一个较早的失败地址被从寄存器中清除，以有利于后续的失败地址。另一个位——“失败标记”——被存储在寄存器中以表明失败已发生。如果在芯片上存在失败标记，该芯片以将列地址电关联到冗余存储单元，而不是原始的存储单元上的方式被修复。随后，芯片的寄存器可以被清空并且测试得以继续。优选的是寄存器和相关的逻辑电路被配置用于避免存储已经关联到冗余存储单元的地址，即使该冗余单元已经失败。

主权项

1.使用外部测试器测试至少一个半导体芯片的方法，包括：从所述至少一个半导体芯片上的存储器阵列中读取存储的位；防止所述存储的位从所述至少一个半导体芯片输出；允许所述至少一个半导体芯片从所述测试器接收期望的位；并且比较所述存储的位和所述期望的位。