| 主权项 |
1.一种游戏系统,包含:第一游戏机,包含低处理能力的第一中央处理单元;第一卡匣,该卡匣以一种可抽取之方式与第一游戏机衔接;在性能上高于该第一游戏机之第二游戏机,且该第一游戏机与第二游戏机相容;以及第二卡匣,该卡匣可与第二游戏机衔接,其中该第一卡匣包括:第一外壳,该第一外壳容纳固定储存游戏程式资料之第一半导体资讯记忆元件,并且使用第一资料宽度做存取,以及第一电路板,该电路板具有所需的电路图案、具有复数个形成于该电路板上之端点,以及安装于电路板上之第一半导体资讯储存元件,该第二卡匣包括:第二外壳,该外壳在外形上几乎相同于该第一卡匣,至少具有相同的宽度与深度,而且具有待侦测部分以区别第一卡匣;第二半导体资讯记忆元件,用于固定储存游戏程式资料,并且使用大于该第一资料宽度之第二资料宽度来做存取;第二电路板,具有所需的电路图案并具有与该第一电路板相同的端点数以相同的排列形成于该电路板上;以及多重存取控制装置,用于读取储存在多工系统之该第二半导体资料记忆元件里之游戏程式资料,该第二外壳容纳安装于该第二电路板上的该第二半导体资讯记忆元件与多重存取控制装置,以及该第二游戏机包括:连接器,用来与提供于该第一游戏机之其它连接器具有同样端点数于相同排列上之该第二卡匣建立电性连接,如此该第一卡匣即可衔接;与该第一中央处理单元相较具有较高处理能力之第二中央处理单元;第三中央处理单元,该单元能执行与该第一中央处理单元相同层次之处理;第一存取控制装置,用于存取该第一卡匣;第二存取控制装置,在多工系统中存取该第二卡匣;以及侦测装置,用于侦测提供给该第二外壳之该待侦测部分,其中当该侦测装置侦测出该待侦测装置时,则启动该第二中央处理单元与该第二存取控制装置以存取该第二卡匣,而且该多重存取控制装置存取该第二半导体资讯记忆元件,以及当该侦测装置并未侦测出该代侦测部分时,则启动该第三中央处理单元与该第一存取控制装置以存取该第一卡匣。2.如申请专利范围第1项之游戏系统,其中,该第一半导体资讯记忆元件输出第一资料位元数的资料,以及该第二半导体资讯记忆元件输出第二资料位元数的资料,而该资料位元数要大于第一资料位元数。3.如申请专利范围第1项之游戏系统,其中,该第一半导体资讯记忆元件藉由第一位址位元数的位址资料做存取,以及该第二半导体资讯记忆元件藉由第二位址位元数的位址资料做存取,而该第二位址位元数要大于该第一位址位元数。4.如申请专利范围第1项之游戏系统,其中该第二外壳在高度上之构造低于该第一外壳之高度,而且在未插入至该第二游戏机的一端平面上,形成凸出部以便至少往一边之侧面方向凸出。5.如申请专利范围第1项之游戏系统,其中,该多重存取控制装置与该第二半导体资讯记忆元件一起整合至晶片上,并且该多路存取控制装置依电性配置于该第二半导体资讯记忆元件与连接至该电路板之电路图案里之复数端之导点端点之间。6.如申请专利范围第1项之游戏系统,其中当藉由该第二中央处理单元存取该系统时,该多重存取控制装置则在第一时序获得该第二半导体资讯记忆元件之所需位址以存取该第二半导体资讯记忆元件并由该元件上读取资讯,而且在第二时序提供由第二半导体资料储存元件所读取之资料给该第二游戏机。7.如申请专利范围第1项之游戏系统,其中,该第二半导体资讯记忆元件由第二驱动电压所驱动,而该第二驱动电压异于用于该第一半导体资讯记忆元件之第一驱动电压,以及在插入卡匣之后,该第二游戏机提供第一驱动电压给第一卡匣而提供第二驱动电压给第二卡匣,如此可以选择方式使用第一与第二卡匣。8.一种游戏卡匣,系在游戏系统中作为第二卡匣,该系统包括:低性能的第一游戏机;第一卡匣,该卡匣是以一种可抽取之方式与第一游戏机衔接;性能高于第一游戏机的第二游戏机,而该第二游戏机相容于接受第一卡匣的第一游戏机;以及第二卡匣,该卡匣以一种可抽取之方式与第二游戏机衔接,其中该第二卡匣包括:外壳,该外壳之外形几乎相同于该第一卡匣至少具有相同的宽度与深度;形成于外壳的待侦测部分,用于区别该第一卡匣;包含于该外壳内的第二半导体资讯记忆元件用于储存提供给该第二游戏机的游戏程式资料并且以大于包含于该第一卡匣之第一半导体资料记忆元件之资料宽度做存取;多重存取控制装置,用于在多工系统内读取储存在该第二半导体资料记忆元件内之游戏程式资料;以及电路板,其中该电路板与该第一卡匣一样具有相同之端点数于相同之排列而形成于该电路板之一端,而且当该第二半导体资讯记忆元件与该多重存取控制装置于该电路板上时,则建立出所需要的电路固定而能在端点、第二半导体资讯记忆元件与多重存取控制装置之间做连接。9.如申请专利范围第8项之游戏卡匣,其中由该第二半导体资讯记忆元件所输出的资料在资料位元数上大于由包含于该第一卡匣中的第一半导体资讯记忆元件所输出的资料。10.如申请专利范围第8项之游戏卡匣,其中存取该第二半导体资讯记忆元件之位址位元数目大于存取该第一半导体资讯记忆元件之位址位元数目。11.如申请专利范围第8项之游戏卡匣,其中该第二卡匣的该外壳在构造之高度上小于用于该第一游戏机的该第一卡匣,而且未插入该第二游戏机的一端平面形成突出部分而至少往一侧边方向突出。12.如申请专利范围第8项之游戏卡匣,其中该多重存取控制装置与该第二半导体资讯记忆元件一起整合至晶片上,并且该多重存取控制装置配置于该第二半导体资讯记忆元件与连接至该电路板之电路图案里之多数端点之端点部分之间。13.如申请专利范围第8项之游戏卡匣,其中当藉由包含于该第二游戏机中的处理装置做存取时,该多重存取控制装置藉由位址位元之位址资料在数目上大于该第一半导体资料储存元件之位址位元来指定该第二半导体资料储存元件之所需位址,并且该多重存取控制装置利用负责用于提供该第二游戏机之位元位址资料之较少数目之位址端来读取指定位址之资料。14.如申请专利范围第8项之游戏卡匣,其中,该第二半导体资讯记忆元件藉由不同于该第一半导体记忆元件之驱动电压来驱动,以及该第二卡匣的该电路板包含电源端,由该第二游戏机接收异于该第一游戏机所接收的电源。15.如申请专利范围第8项之游戏卡匣,其中该多重存取控制装置包括用于保留位址値的位址保留装置,并且该位址保留装置建构获得滙流排上之位址値以回应第一讯号与获得该位址保留装置之递增资料以回应第二讯号。16.一种游戏机,系用来作为游戏系统中的第二游戏机,该系统包含:第一游戏机,该装置包含具低阶处理能力之第一中央处理单元;第一卡匣,该卡匣是以一种可抽取之方式与第一游戏机衔接;第二游戏机,该装置之性能高于可相容的第一游戏机;以及第二卡匣,该卡匣是可与第二游戏机衔接,其中该第一卡匣包括:第一外壳,该第一外壳容纳第一半导体资讯记忆元件,该元件固定储存游戏程式资料,并且利用第一资料宽度做存取,以及第一电路板,依所需的电路图案在该电路板的一端形成复数个端点,并且该第一半导体资讯记忆元件安装于该电路板上,该第二卡匣包括:第二外壳,该外壳之外形几乎相同于该第一卡匣,至少具有相同之宽度与深度,并且该第二外壳具有待测部分以区别第一卡匣;第二半导体资讯记忆元件,用于固定储存游戏程式资料,并且利用大于该第一资料宽度之第二资料宽度来做存取;第二电路板,以一种所需的电路图案在该电路板的一端以相同排列形成相同于该第一电路板之端点数;以及多重存取控制装置,用于读取游戏程式资料,而该资料是储存于多工传输系统中的该第二半导体资讯记忆元件,该第二外壳容纳该第二半导体资讯记忆元件与多重存取控制装置,两者皆安装于该第二电路板上,以及该游戏机包括:连接器,用来与该第二卡匣建立电性连接,而该连接器与提供于该第一游戏机之其它连接器在相同之排列上具有相同之端点数,如此该第一卡匣便能衔接;第二中央处理单元,与该第一中央处理单元相较,该第二中央处理单元具有较高之处理能力;第三中央处理单元,该单元能同等于该第一中央处理单元之阶层之处理;第一存取控制装置,用于存取该第一卡匣;第二存取控制装置,用于存取于多工系统中的该第二卡匣;以及侦测装置,用于侦测提供至该第二外壳的待侦测部份,其中,当该侦测装置侦测出该待侦测装置时,则该第二中央处理单元与该第二存取控制装置均启动以存取该第二卡匣,而且该多重存取控制装置存取该第二半导体资讯记忆元件,以及当该侦测装置未侦测出该待侦测的部分时,则该第三中央处理单元与该第一存取控制装置均启动以存取该第一卡匣。17.如申请专利范围第16项之游戏机,其中,该第一半导体资讯记忆元件输出第一资料位元数,以及该第二半导体资讯记忆元件输出第二资料位元数,而该第二半导体资讯记忆元件输出第二资料位元数之资料大于该第一资料位元数。18.如申请专利范围第16项之游戏机,其中,该第一半导体资讯记忆元件藉由第一位址位元数的位址资料来存取,以及该第二半导体资讯记忆元件藉由第二位址位元数的位址资料来存取,而该第二位址位元数大于该第一位址位元数。19.如申请专利范围第16项之游戏机,其中该第二半导体资讯记忆元件选择由第二驱动电压所驱动,而该第二驱动电压异于用于该第一半导体资讯记忆元件之第一驱动电压,以及当该侦测装置侦测出该待侦测的部分时,则第二驱动电压供给第二卡匣,而且当该侦测装置未侦测出该待侦测的部分时,则第一驱动电压提供给第一卡匣。20.一种游戏系统,包含:第一卡匣,系用于发售在先之第一游戏机;第二游戏机,系与该第一游戏机相容;以及第二卡匣,系用于该第二游戏机,其中该第一卡匣包括:第一连接器,系具有第一资料宽度;以及第一半导体记忆体,系具有该第一资料宽度,该第二卡匣包括:第二连接器,系具有该第一资料宽度;以及第二半导体记忆体,系具有较该第一资料宽度为宽之第二资料宽度,该第二游戏机包括:凹槽区,系可插入该第一卡匣及该第二卡匣;第三连接器,系具有该第一资料宽度且设于该凹槽区之内部;二选一之选择器开关,系设于该凹槽区之侧边末端部份及该第三连接器之附近,且系在该第一卡匣被插入该凹槽区时,被该第一卡匣之外壳的末端部份往下压;中央处理装置,系在该选择器开关被往下压时,以与该第一游戏机之中央处理装置相同之模式启动,而在该选择器开关未被往下压时,则以该第二游戏机专用之模式启动;以及滙流排控制装置,系在该选择器开关被往下压时,以标准滙流排控制方式存取该连接于第三连接器之半导体记忆体,而在该选择器开关未被往下压时,则以多工控制方式存取该连接于第三连接器之半导体记忆体;该第二卡匣复包括:凹槽,系为使该第二卡匣不触及该选择器开关而至少形成于左端面或右端面之其中之一之朝插入方向之端部上;以及多工滙流排传输装置,系以分时方式(time-sharing)控制该第二游戏机及该第二半导体记忆体间之位址与资料交换。21.如申请专利范围第20项之游戏系统,其中,该第一半导体记忆体储存有用于该第一游戏机之中央处理装置之程式,以及该第二半导体记忆体储存有用于该第二游戏机专用之模式之程式。22.如申请专利范围第20项之游戏系统,其中,该第一半导体记忆体系由第一电压所驱动,该第二半导体记忆体系由第二电压所驱动,以及该第二游戏机复包括:电压供应装置,系在该选择器开关被往下压时,供应该第一电压给该连接于第三连接器之半导体记忆体,而在该选择器开关未被往下压时,则供应该第二电压给该连接于第三连接器之半导体记忆体。23.一种游戏系统,包含:第一卡匣,系用于发售在先之第一游戏机;第二游戏机,系与该第一游戏机相容;以及第二卡匣,系用于该第二游戏机,其中该第一卡匣包括:第一连接器,系具有第一资料宽度;以及第一半导体记忆体,系具有该第一资料宽度,该第二卡匣包括:第二连接器,系具有该第一资料宽度;以及第二半导体记忆体,系具有较该第一资料宽度为宽之第二资料宽度,该第二游戏机包括:凹槽区,系可插入该第一卡匣及该第二卡匣;第三连接器,系具有该第一资料宽度且设于该凹槽区之内部;二选一之选择器开关,系设于该凹槽区之侧边末端部份及该第三连接器之附近,且系在该第一卡匣被插入该凹槽区时,被该第一卡匣之外壳的末端部份往下压;中央处理装置,系在该选择器开关被往下压时,以与该第一游戏机之中央处理装置相同之模式启动,而在该选择器开关未被往下压时,则以该第二游戏机专用之模式启动;以及滙流排控制装置,系在该选择器开关被往下压时,以标准滙流排控制方式存取该连接于第三连接器之半导体记忆体,而在该选择器开关未被往下压时,则以多工控制方式存取该连接于第三连接器之半导体记忆体;该第二卡匣复包括:凹槽,系为使该第二卡匣不触及该选择器开关而至少形成于左端面或右端面之其中之一之朝插入方向之端部上;以及多工滙流排传输装置,系在第一定时及第二定时之间共同使用该第二游戏机及该第二半导体记忆体间之连接端。图式简单说明:第1(a)及(b)图为用于辅助说明本发明之原理之资讯处理装置之外观图;第2(a)及(b)图为用于辅助说明本发明之原理之第1图之资讯处理装置之另一型式之外观图;第3(a)及(b)图为第一与一种第二游戏卡匣个别插入第1图的资讯处理装置中的第二游戏机之斜视图;第4(a)及(b)图为用以辅助说明第1图的资讯处理装置中的卡匣辨识方法之说明图;第5(a)至(d)图为用以辅助说明利用光电感测器的卡匣辨识方法之说明图;第6图为显示第1图的资讯处理装置之系统结构之方块图;第7图为显示关于第6图的资讯处理装置之卡匣辨识功能的主要结构之方块图;第8图显示关于第6图的8位元电路与32位元电路中的滙流排控制之主要结构之方块图;第9图显示第1图的第二游戏卡匣之详细结构之斜视图;第10(a)及(b)图各显示第6图的第一与第二游戏卡匣之详细结构之方块图;第11图显示连接至连结器之第6图之第一游戏卡匣里之ROM及包含第二游戏卡匣里之ROM及多重存取控制部分之IC之电路图;第12图为用以辅助说明第6图的资讯处理装置之卡匣介面之资料表;第13(a)及(b)图为第6图所示的第一与第二游戏卡匣中之记忆体对应图;第14图说明多工转换电路之结构之方块图;第15(a)至(d)图为用以辅助说明第6图所示的第一与第二游戏卡匣的ROM与RAM中的读取/编写存取操作之时序图;第16图说明第6图的资讯处理装置之操作之流程图;第17图说明异于第7图所示范例之基于识别码之关于卡匣辨识处理的主要结构之方块图;第18图说明第17图的资讯处理装置之卡匣辨识方法之流程图;第19图说明异于第7与17图所示的范例之关于利用短路侦测的另一种卡匣辨识处理之主要结构之方块图;第20图说明第19图的资讯处理装置之卡匣辨识方法之流程图;第21图说明习知的资讯处理系统CGB之结构之方块图;第22图显示第21图所示的习知资讯处理系统CGB之外观;以及第23图显示第21图所示的卡匣之外观。 |
