| 发明名称 | 数据全并行的FFT处理器地址映射方法和系统 | ||
| 摘要 | 一种数据全并行的FFT处理器地址映射方法，操作数存放在双端口存储器中；旋转因子存放在ROM中；确定操作数的读写地址；确定旋转因子地址。本发明充分利用了FFT算法本身的同址运算性质，使用4个数据存储体和3个旋转因子存储体，数据的输入和输出在同一个存储单元，每个周期能提供一个蝶形运算所需要的操作数，具有最大的并行性。按照本发明的旋转因子存放规则，在处理器工作期间，旋转因子只需要简单的增一方式寻址。本发明的地址映射技术适合N点(N为2的幂)的FFT计算，既有基4运算的高效率，也具有基2运算的计算范围。 | ||
| 申请公布号 | CN1504890A | 申请公布日期 | 2004.06.16 |
| 申请号 | CN02152484.X | 申请日期 | 2002.12.03 |
| 申请人 | 中国科学院计算技术研究所 | 发明人 | 谢应科 |
| 分类号 | G06F12/00;G06F12/08;G06F7/00 | 主分类号 | G06F12/00 |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 戎志敏 |
| 主权项 | 1.一种数据全并行的FFT处理器地址映射方法，其特征在于包括步骤：操作数存放在双端口存储器中；旋转因子存放在ROM中；确定操作数的读写地址；确定旋转因子地址。 | ||
| 地址 | 100080北京市中关村科学院南路6号 | ||