| 主权项 |
1.一种单一电晶体型随机存取记忆体的制造方法,包括下列步骤:提供一基底,该基底中具有一浅沟槽隔离结构,用以定义出一核心区、一记忆胞区和一输出输入区;形成一第一氧化层于该基底表面;对该记忆胞区进行一增进氧化速率的制程;移除该核心区和该输出输入区之该第一氧化层,以暴露出该核心区和该输出输入区之该基底表面;进行一热制程,以于该核心区之该基底表面形成一第二氧化层、于该记忆胞区形成之该基底表面形成一第三氧化层、且使该输出输入区之该第一氧化层转为一第四氧化层;以及于该第二氧化层、该第三氧化层和该第四氧化层上形成一闸极,同时于该第三氧化层上形成一电容。2.如申请专利范围第1项所述之单一电晶体型随机存取记忆体的制造方法,其中该增进氧化速率的制程系为一氟离子掺杂制程。3.如申请专利范围第1项所述之单一电晶体型随机存取记忆体的制造方法,其中在进行该增进氧化速率的制程时,亦同时进行调降启始电压的制程。4.如申请专利范围第3项所述之单一电晶体型随机存取记忆体的制造方法,其中该同时增进氧化速率以及调降启始电压的制程系为一氟离子掺杂制程。5.如申请专利范围第2项所述之单一电晶体型随机存取记忆体的制造方法,其中在进行该同时增进氧化速率以及调降启始电压的制程之前,更包对该记忆胞区之电晶体区进行一启始电压调整制程。6.如申请专利范围第2项所述之单一电晶体型随机存取记忆体的制造方法,其中于该第二氧化层、该第三氧化层和该第四氧化层上形成该闸极且同时于该第三氧化层上形成该电容之后,更包对该记忆胞区之电晶体区进行一启始电压调整制程。7.如申请专利范围第1项所述之单一电晶体型随机存取记忆体的制造方法,其中该第三氧化层的厚度大于该第二氧化层的厚度,该第三氧化层的厚度小于该第四氧化层的厚度。8.一种单一电晶体型随机存取记忆体的制造方法,包括下列步骤:提供一基底,该基底中具有一浅沟槽隔离结构,用以定义出一核心区、一记忆胞区和一输出输入区,其中该记忆胞区可进一步大致区分为一电晶体区和一电容器区;进行第一道热制程,以于具有该浅沟槽隔离结构之该基底表面形成一第一氧化层;对该记忆胞区之该电晶体区进行一启始电压调整制程;对该记忆胞区进行一同时增进氧化速率以及调降启始电压的制程;在对该记忆胞区进行该同时增进氧化速率以及调降启始电压的制程之后,移除该核心区和该输出输入区之该第一氧化层,以暴露出该核心区和该输出输入区之该基底表面;进行第二道热制程,以于该核心区之该基底表面形成一第二氧化层、于该记忆胞区形成之该基底表面形成一第三氧化层、且使该输出输入区之该第一氧化层转为一第四氧化层,其中该第三氧化层的厚度大于该第二氧化层的厚度,该第三氧化层的厚度小于该第四氧化层的厚度;以及于该第二氧化层和该第四氧化层上形成一闸极电极,同时于该第三氧化层上形成一字元线和一上电极板,该上电极板对应于该记忆胞区之该电容器区,该字元线位于该记忆胞区之该电晶体区。9.如申请专利范围第8项所述之单一电晶体型随机存取记忆体的制造方法,其中对该记忆胞区之该电晶体区进行该启始电压调整制程,系于对该记忆胞区进行该同时增进氧化速率以及调降启始电压的制程之前进行。10.如申请专利范围第8项所述之单一电晶体型随机存取记忆体的制造方法,其中对该记忆胞区之该电晶体区进行该启始电压调整制程,系于该第二氧化层和该第四氧化层上形成该闸极电极以及同时于该第三氧化层上形成该字元线和该上电极板的步骤之后进行。11.如申请专利范围第8项所述之单一电晶体型随机存取记忆体的制造方法,其中该同时增进氧化速率以及调降启始电压的制程系为一氟离子掺杂制程。12.如申请专利范围第8项所述之单一电晶体型随机存取记忆体的制造方法,其中对该记忆胞区进行该同时增进氧化速率以及调降启始电压的制程的方法包括:于该第一氧化层上形成一光阻层,该光阻层暴露出该记忆胞区;以该光阻层为罩幕,进行氟离子植入制程;以及移除该光阻层。13.一种单一电晶体型随机存取记忆体的制造方法,包括下列步骤:提供一基底,该基底中具有一浅沟槽隔离结构,用以定义出一核心区、一记忆胞区和一输出输入区,其中该记忆胞区可进一步大致区分为一电晶体区和一电容器区;进行第一道热制程,以于具有该浅沟槽隔离结构之该基底表面形成一第一氧化层;对该记忆胞区之该电晶体区进行一启始电压调整制程和一同时增进氧化速率以及调降启始电压的制程;对该记忆胞区进行该同时增进氧化速率以及调降启始电压的制程;在进行该同时增进氧化速率以及调降启始电压的制程之后,移除该核心区和该输出输入区之该第一氧化层,以暴露出该核心区和该输出输入区之该基底表面;进行第二道热制程,以于该核心区之该基底表面形成一第二氧化层、于该记忆胞区形成之该基底表面形成一第三氧化层、且使该输出输入区之该第一氧化层转为一第四氧化层,其中该第三氧化层的厚度大于该第二氧化层的厚度,该第三氧化层的厚度小于该第四氧化层的厚度;于该第二氧化层和该第四氧化层上形成一闸极电极,同时于该第三氧化层上形成一字元线和一上电极板,该上电极板对应于该记忆胞区之该电容器区,该字元线位于该记忆胞区之该电晶体区;以及于该核心区和该输出输入区之该闸极电极两侧之该基底中,以及于该记忆胞区之该字元线两侧之该基底中,形成一源极和一汲极,其中,该记忆胞区之该电容器区之该上电极板、该第三氧化层和该基底构成之电容器具有一第一启始电压,该记忆胞区之该电晶体区之该字元线、该第三氧化层、该源极和该汲极构成之电晶体具有一第二启始电压。14.如申请专利范围第13项所述之单一电晶体型随机存取记忆体的制造方法,其中该第一启始电压小于该第二启始电压。15.如申请专利范围第13项所述之单一电晶体型随机存取记忆体的制造方法,其中该同时增进氧化速率以及调降启始电压的制程系为一氟离子掺杂制程。16.如申请专利范围第15项所述之单一电晶体型随机存取记忆体的制造方法,其中对该记忆胞区之该电晶体区进行该启始电压调整制程,系于对该记忆胞区进行该同时增进氧化速率以及调降启始电压的制程之前进行。17.如申请专利范围第15项所述之单一电晶体型随机存取记忆体的制造方法,其中对该记忆胞区之该电晶体区进行该启始电压调整制程,系于该第二氧化层和该第四氧化层上形成该闸极电极以及同时于该第三氧化层上形成该字元线和该上电极板的步骤之后进行。图式简单说明:第1A图至第1G图系绘示根据本发明一第一实施例之一种嵌入式1T-SRAM的制程剖面示意图。第2图系为电晶体和电容器的启始电压之相对关系图。第3A图至第3G图系绘示根据本发明一第二实施例之一种嵌入式1T-SRAM的制程剖面示意图。 |
