减少基极长度偏差的方法

摘要

本发明揭示一种减少基极长度偏差的方法。本发明利用一次覆毯式(Blanket)的离子布植制程来调整一未掺杂导体层的蚀刻性质，此导体层例如多晶硅层是用于形成N沟道金属氧化物半导体(NMOS)元件与P沟道金属氧化物半导体(PMOS)元件的基极，而NMOS元件与PMOS元件之间的基极长度偏差因此可以有效减少。

主权项

1.一种减少基极长度偏差的方法，其特征在于，至少包含下列步骤：提供一底材，该底材具有一P井区、一N井区于其内与一未掺杂导体层于其上；执行一覆毯式N型离子布植制程于该未掺杂导体层以形成一轻掺杂导体层；执行一N型离子布植制程于该轻掺杂导体层的一位于该P井区上的部份以形成一重掺杂导体层以一覆盖该轻掺杂导体层位于该N井区上的部份的布植罩幕，其中该覆毯式N型离子布植制程的一布植剂量小于该N型离子布植制程；及限定该重掺杂导体层与该轻掺杂导体层以分别形成一N沟道金属氧化物半导体基极与一P沟道金属氧化物半导体基极。