| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 现有功率MOSFET中，在有效工作区最外周的栅电极底部发生电场集中，导致漏区－源区(或集电极－发射极)间耐压恶化。本发明提供一种半导体器件及其制造方法，形成有效工作区最外周的槽使其比有效工作区的槽还要深。因此缓和在有效工作区的栅电极底部的电场集中，能够抑制漏区－源区(或集电极－发射极)间耐压恶化。进而采用扩大最外周的槽开口部的办法，就能在同一工序中形成深度不同的槽。 | ||
| 申请公布号 | CN1501511A | 申请公布日期 | 2004.06.02 |
| 申请号 | CN200310114903.4 | 申请日期 | 2003.11.07 |
| 申请人 | 三洋电机株式会社 | 发明人 | 秋庭隆史;及川慎;岩田昌之 |
| 分类号 | H01L29/78;H01L21/336;H01L21/76 | 主分类号 | H01L29/78 |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 杜日新 |
| 主权项 | 1.一种半导体器件，其特征是包括：衬底表面上设置杂质区；在该杂质区的周端部设置的高浓度杂质区；贯通所述杂质区的多个槽式构造的第1晶体管；以及在所述第1晶体管外周，与所述高浓度杂质区接近，设置比所述第1晶体管还深的第2晶体管。 | ||
| 地址 | 日本群马县 | ||