发明名称 | 制造半导体器件的方法 | ||
摘要 | 本发明提供一种制造半导体器件的方法,可形成CMOS晶体管和存储单元晶体管而不使可靠性和性能下降。提供如下步骤:用HTO膜覆盖存储单元区,并在CMOS晶体管中形成侧壁的同时暴露CMOS晶体管的扩散区的步骤,淀积钛的步骤,和使扩散区与钛反应,从而在CMOS晶体管源和漏中形成硅化钛的步骤。 | ||
申请公布号 | CN1149655C | 申请公布日期 | 2004.05.12 |
申请号 | CN00102854.5 | 申请日期 | 2000.03.03 |
申请人 | 恩益禧电子股份有限公司 | 发明人 | 井尾英治 |
分类号 | H01L21/82 | 主分类号 | H01L21/82 |
代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 穆德骏;方挺 |
主权项 | 1.一种制造半导体器件的方法,包括:形成具有其中形成存储单元晶体管的存储单元区和其中形成CMOS晶体管的CMOS逻辑区的半导体衬底,和在所述存储单元区中形成用于存储单元晶体管的栅极的步骤;用存储单元晶体管使用的所述栅极作为掩模,在所述存储单元区中形成扩散层的第一杂质注入步骤;在所述CMOS逻辑区中形成用于CMOS晶体管的栅极的步骤;用CMOS晶体管的栅极作为掩模,在所述CMOS逻辑区中形成轻掺杂漏的第二杂质注入步骤;形成覆盖所述存储单元区和所述CMOS逻辑区的绝缘膜的绝缘膜形成步骤;形成覆盖所述存储单元区但不包括所述CMOS逻辑区的光刻胶的步骤;利用所述光刻胶作为掩模腐蚀所述绝缘膜、并在用于CMOS晶体管的所述栅极的侧表面中形成侧壁的步骤;用所述侧壁作为掩模,在所述CMOS逻辑区中形成所述CMOS晶体管的扩散层的第三杂质注入步骤;去掉所述掩模层之后,在整个表面上淀积金属的步骤;使所述淀积的金属和所述CMOS晶体管的暴露扩散层反应以形成金属硅化物的步骤。 | ||
地址 | 日本神奈川 |