| 主权项 |
1.一种抑制陶瓷烧结收缩之方法,其包含堆叠一抑制层于一介电层上而形成一陶瓷生胚,以抑制该介电层之收缩,其中该介电层上印刷有异质材料及/或放置有导体、电阻、电容及其类似物,其特征在于抑制层系具有与该介电层上之异质材料及/或放置导体、电阻、电容及其类似物位置相对应之凿孔,使该等异质材料及/或导体、电阻、电容及其类似物于介电层与抑制层堆叠时不会被抑制层覆盖,其中,抑制层之最小边长为L,各凿孔之外接圆半径为c,相邻外接圆之间距为a,最外围凿孔与抑制层之边缘距离为b,c<0.5L,a>0.1c,b>0.1c。2.根据申请专利范围第1项之方法,其中于介电层与抑制层间另施用一黏结玻璃层。3.根据申请专利范围第2项之方法,其中该黏结玻璃包含硼矽玻璃。4.根据申请专利范围第1项之方法,其中系于该介电层及/或抑制层中含有黏结玻璃。5.根据申请专利范围第4项之方法,其中该抑制层包含1至10重量%之黏结玻璃。6.根据申请专利范围第4项之方法,其中该抑制层包含1至6重量%之黏结玻璃。7.根据申请专利范围第1项之方法,其中该抑制层为烧结温度高于该介电层之高温烧结抑制层。8.根据申请专利范围第7项之方法,其中该高温烧结抑制层材料包含Al2O3。9.根据申请专利范围第1项之方法,其中该抑制层为烧结温度低于该介电层之低温烧结抑制层。10.根据申请专利范围第9项之方法,其中该低温烧结抑制层材料包含1至10重量%之可降低抑制层烧结温度之强烧结助剂,其余为氧化铝抑制层材料。11.根据申请专利范围第10项之方法,其中该强烧结助剂为氧化钒。12.根据申请专利范围第1项之方法,其系于该介电层下方施加该抑制层。13.根据申请专利范围第12项之方法,其中于二抑制层间之介电层总厚度(L2)与抑制层厚度(L1)之比値(L2/L1)系小于3.5。14.根据申请专利范围第12项之方法,其中最上层及最下层之具异质材料之该介电层与该抑制层间包含一不具异质材料之介电层。15.根据申请专利范围第1项之方法,其中于堆叠介电层与抑制层后,于烧制时,另于其上方施予一Z轴之压力。16.根据申请专利范围第1项之方法,其中介电层与抑制层系以抑制层-(单层或多层介电层-抑制层-单层或多层介电层)n-抑制层之交错方式堆叠,其中n为整数。17.根据申请专利范围第1项之方法,其中抑制层之厚度(L1)系不小于介电层上方所印刷之异质材料、导体、电路或电容等之厚度(L3)。18.根据申请专利范围第17项之方法,其中L1=L3。19.根据申请专利范围第1项之方法,其中介电层占全体陶瓷生胚之40至60%。20.一种抑制层,其系用于堆叠于一介电层上而形成一陶瓷生胚,以抑制该介电层之收缩,其中该介电层上印刷有异质材料及/或放置有导体、电阻、电容及其类似物,其特征在于该抑制层系具有与该介电层上之异质材料及/或放置导体、电阻、电容及其类似物位置相对应之凿孔,使该等异质材料及/或导体、电阻、电容及其类似物于介电层与抑制层堆叠时不会被抑制层覆盖,其中,抑制层之最小边长为L,各凿孔之外接圆半径为c,相邻外接圆之间距为a,最外围凿孔与抑制层之边缘距离为b,c<0.5L,a>0.1c,b>0.1c。图式简单说明:图1表示施用于本发明抑制层之一具体实施例的示意图,其中,L为抑制层之最小边长,c为抑制层之凿孔的外接圆半径,a为相邻外接圆之间距,b为最外围凿孔与抑制层边缘之距离;图2表示高温烧结抑制层及低温陶瓷材料之温度-收缩率图;及图3表示低温烧结抑制层及低温陶瓷材料之温度-收缩率图。 |
