| 主权项 |
1.一种至少具有一层材料之电子晶片,该层材料的 一第一载子类型在一第一晶体表面内的载子迁移 率大于在一第二晶体表面内的载子迁移率,而一第 二载子类型在该第二晶体表面内的一载子迁移率 大于在该第一晶体表面内的载子迁移率,该电子晶 片包括: 一第一装置,其至少具有形成于该材料之该第一晶 体表面上之一组件,其中该第一装置之该至少一组 件的一活动主要涉及该第一载子类型;以及 一第二装置,其至少具有形成于该材料之该第二晶 体表面上之一组件,其中该第二装置之该至少一组 件的一活动主要涉及该第二载子类型。2.如申请 专利范围第1项之电子晶片,其中该第一晶体表面 包括一(111)晶体表面,而该第二晶体表面则包括一( 100)表面。3.如申请专利范围第2项之电子晶片,其 中该材料包括锗。4.如申请专利范围第2项之电子 晶片,其中该第一装置包括一n型通道FET(场效电晶 体),而该第二装置包括一p型通道FET,且该至少一组 件包括该等FET之一通道。5.如申请专利范围第4项 之电子晶片,其中该n型通道FET及该p型通道FET之至 少一个的该通道与一<110>方向对齐。6.如申请专利 范围第4项之电子晶片,其中该第一装置及该第二 装置之至少一个包括一FinFET结构。7.如申请专利 范围第4项之电子晶片,其中该材料包括锗。8.一种 电子晶片,其包括: 一第一装置,其至少具有一层材料,该层材料的一 第一载子类型在一第一晶体表面内的一载子迁移 率大于在一第二晶体表面内的载子迁移率,且该层 材料的一第二载子类型在该第二晶体表面内的一 载子迁移率大于在该第一晶体表面内的载子迁移 率,该第一装置至少具有由该材料之该第一晶体表 面形成之一组件,该至少一组件的一活动主要涉及 该第一载子类型,其中该第一晶体表面包括一(111) 晶体表面,而该第二晶体表面则包括一(100)表面。9 .如申请专利范围第8项之电子晶片,其中该材料包 括锗。10.如申请专利范围第9项之电子晶片,其中 该第一装置包括一n型通道FET(场效电晶体),且该至 少一组件包括该n型通道FET之一通道。11.如申请专 利范围第10项之电子晶片,其中该n型通道FET之该通 道与一<110>方向对齐。12.如申请专利范围第10项之 电子晶片,其中该n型通道FET之一结构包括一FinFET 结构。13.如申请专利范围第8项之电子晶片,其进 一步包括: 一第二装置,其至少具有一层该材料,该第二装置 至少具有一由该材料之该第二晶体表面形成之一 组件,该第二装置之该至少一组件的一活动主要涉 及该第二载子类型。14.如申请专利范围第13项之 电子晶片,其中该第二装置包括一p型通道FET。15. 如申请专利范围第14项之电子晶片,其中该第一装 置及该第二装置之至少一个的一结构包括一FinFET 结构。16.如申请专利范围第13项之电子晶片,其中 该材料包括锗。17.一种在一晶圆上制造一第一装 置及一第二装置的方法,该第一装置具有一第一类 型的一载子,而该第二装置则具有一第二类型的一 载子,该第一类型载子在一(111)晶体表面的载子迁 移率大于在一(100)晶体表面的载子迁移率,该第二 类型载子在该(100)晶体表面的载子迁移率大于在 该(111)晶体表面的载子迁移率,该方法包括: 提供一层材料,其具有一特性,即该第一类型载子 在一(111)晶体表面的一载子迁移率大于在一(100)晶 体表面的载子迁移率,还具有一特性,即该第二类 型载子在该(100)晶体表面的一载子迁移率大于在 该(111)晶体表面的载子迁移率; 使用一(111)蚀刻剂在该层之一第一区域蚀刻,以提 供该第一装置之至少一组件;以及 使用一蚀刻剂在该层之一第二区域蚀刻,以提供该 第二装置之至少一组件的该(100)晶体表面。18.如 申请专利范围第17项之方法,其中该材料包含锗。 19.如申请专利范围第17项之方法,其中该第一装置 包括一n型通道FET(场效电晶体),且该第二装置包括 一p型通道FET,且该至少一组件包括该等FET之一通 道。20.如申请专利范围第17项之方法,其进一步包 括: 将该第一装置之该至少一组件及该第二装置之该 至少一组件中至少一个的一载子方向与一<110>方 向对齐。图式简单说明: 图1显示矽及锗反转层电子迁移率的计算比较结果 ,该电子迁移率与电子片密度成函数关系; 图2显示由计算値绘制出的汲极电流对汲极-源极 电压曲线,用以说明在(100)表面上之矽底材n型MOSFET ,以及在(111)表面上类似的Ge装置; 图3显示一在SOI基板上,具有三角平行线通道的 MOSFET结构,如在先前技术中所述; 图4显示该FinFET结构之一纵向断面图,如在先前技 术中所述; 图5显示图4中所示之一FinFET制造范例; 图6显示本发明一范例性第一具体实施例之一范例 性方法; 图7显示本发明一范例性第二具体实施例之一范例 性方法; 图8显示根据本发明制造的一范例性nFET及pFET之一 横向断面图;以及 图9显示一范例性锗材料之(111)平面的一范例性制 备方法。 |
