积体电路之晶圆级封装结构

摘要

一种积体电路之晶圆级封装结构，其包含有一晶片及复数个蕊状凸块，每一蕊状凸块系接合于该晶片之对应焊垫并包含有一支撑蕊及复数个金属瓣，每一金属瓣具有一接合于焊垫之根部以及一围绕于该支撑蕊之接触部，该支撑蕊系具有小于3.5GPa之杨氏模数，以弹性托护该些金属瓣。五、(一)、本案代表图为：第2图(二)、本案代表图之元件代表符号简单说明：113 焊垫120 蕊状凸块121 支撑芯 122 金属瓣 123 根部124 接触部125 电镀层

主权项

1.一种积体电路之晶圆级封装结构,包含:一晶片,系具有一主动面及一背面,该晶片之该主动面系形成有复数个焊垫;及复数个蕊状凸块,系设于该些焊垫,其中每一凸块系包含有:一支撑芯,设于对应之焊垫,该支撑芯系具有小于3.5GPa之杨氏模数;及复数个金属瓣,围绕于该支撑芯,每一金属瓣系具有一根部及一接触部,该根部系接合于对应之焊垫,该接触部系托护于该支撑芯。2.如申请专利范围第1项所述之积体电路之晶圆级封装结构,其中该支撑芯之杨氏模数系介于50MPa~1.5 GPa。3.如申请专利范围第1项所述之积体电路之晶圆级封装结构,其中该支撑芯系为矽胶。4.如申请专利范围第1项所述之积体电路之晶圆级封装结构,其中该些金属瓣系包含有镍层与金层。5.如申请专利范围第1项所述之积体电路之晶圆级封装结构,其中该些金属瓣系被覆有一电镀层。6.如申请专利范围第1项所述之积体电路之晶圆级封装结构,其中该些金属瓣系被覆有一锡铅焊材。7.如申请专利范围第1项所述之积体电路之晶圆级封装结构,其中该支撑芯之凸起高度系介于30~500微米之间。8.如申请专利范围第1项所述之积体电路之晶圆级封装结构,其中该支撑芯之凸起高度系介于60~180微米之间。9.如申请专利范围第1项所述之积体电路之晶圆级封装结构,其中该些金属瓣之根部系为相连接。10.一种积体电路之晶圆级封装结构,包含:一晶片,系具有一主动面及一背面,该晶片之该主动面系形成有复数个焊垫;及复数个蕊状凸块,系设于该些焊垫,其中每一凸块系包含有:一弹性支撑芯,设于对应之焊垫,该弹性支撑芯系为低杨氏模数材料;及复数个金属瓣,围绕于该支撑芯,每一金属瓣系具有一根部及一接触部,该根部系接合于对应之焊垫,该接触部系托护于该支撑芯,以被该支撑芯弹性支撑。11.如申请专利范围第10项所述之积体电路之晶圆级封装结构,其中该支撑芯之杨氏模数系介于50MPa~1.5 GPa。12.如申请专利范围第10项所述之积体电路之晶圆级封装结构,其中该些金属瓣系被覆有一电镀层。13.如申请专利范围第10项所述之积体电路之晶圆级封装结构,其中该些金属瓣系被覆有一锡铅焊材。14.如申请专利范围第10项所述之积体电路之晶圆级封装结构,其中该支撑芯之凸起高度系介于30~500微米之间。15.如申请专利范围第10项所述之积体电路之晶圆级封装结构,其中该支撑芯之凸起高度系介于60~180微米之间。16.如申请专利范围第10项所述之积体电路之晶圆级封装结构,其中该些金属瓣之根部系为相连接。图式简单说明:第1图:依本发明之一具体实施例,一种积体电路之晶圆级封装结构之截面示意图;第2图:依本发明之一具体实施例,该积体电路之晶圆级封装结构之凸块局部放大立体图;及第3图:依本发明之一具体实施例,该积体电路之晶圆级封装结构之正面示意图。