| 发明名称 | 双厚度组件层SOI芯片结构 | ||
| 摘要 | 一种双厚度组件层SOI芯片结构，包含有：一组件层(可细分为一较薄组件层与一较厚组件层)；至少一较浅层(shallower)氧化区(buried oxide)，每一氧化区是设置在组件层下的一预定位置上；至少一深沟环绕此氧化区，深沟的设置深度大于氧化区的设置深度；以及一接地层。而在其制造过程中，其中组件层、氧化区以及深沟是由处理一第一晶片后形成，接地层则属于一第二晶片，第一晶片与第二晶片是以晶片接合的方式形成一具有双厚度组件层SOI晶片。 | ||
| 申请公布号 | CN2613882Y | 申请公布日期 | 2004.04.28 |
| 申请号 | CN03241566.4 | 申请日期 | 2003.04.07 |
| 申请人 | 威盛电子股份有限公司 | 发明人 | 钱家錡 |
| 分类号 | H01L21/84;H01L27/12 | 主分类号 | H01L21/84 |
| 代理机构 | 隆天国际知识产权代理有限公司 | 代理人 | 潘培坤;楼仙英 |
| 主权项 | 1.一种具有双厚度组件层SOI芯片结构，其特征在于，包含有：一组件层；至少一氧化区，每一所述氧化区是设置在所述组件层的一预定位置中；至少一深沟环绕所述氧化区，所述深沟的设置深度大于所述氧化区的设置深度；以及一接地层与所述组件层以及所述氧化区连接。 | ||
| 地址 | 台湾省台北县 | ||